© Semiconductor Components Industries, LLC, 2011
June, 2011 Rev. 5
1Publication Order Number:
MC74VHCT374A/D
MC74VHCT374A
Octal D-Type Flip-Flop
with 3-State Output
The MC74VHCT374A is an advanced high speed CMOS octal
flipflop with 3state output fabricated with silicon gate CMOS
technology. It achieves high speed operation similar to equivalent
Bipolar Schottky TTL while maintaining CMOS low power
dissipation.
This 8bit Dtype flipflop is controlled by a clock input and an
output enable input. When the output enable input is high, the eight
outputs are in a high impedance state.
The internal circuit is composed of three stages, including a buffer
output which provides high noise immunity and stable output.
The VHCT inputs are compatible with TTL levels. This device can
be used as a level converter for interfacing 3.3 V to 5.0 V, because it
has full 5.0 V CMOS level output swings.
The VHCT374A input and output (when disabled) structures
provide protection when voltages between 0 V and 5.5 V are applied,
regardless of the supply voltage. These input and output structures
help prevent device destruction caused by supply
voltageinput/output voltage mismatch, battery backup, hot insertion,
etc.
Features
High Speed: fmax = 140 MHz (Typ) at VCC = 5.0 V
Low Power Dissipation: ICC = 4 mA (Max) at TA = 25°C
TTLCompatible Inputs: VIL = 0.8 V; VIH = 2.0 V
Power Down Protection Provided on Inputs and Outputs
Balanced Propagation Delays
Designed for 4.5 V to 5.5 V Operating Range
Low Noise: VOLP = 1.6 V (Max)
Pin and Function Compatible with Other Standard Logic Families
Latchup Performance Exceeds 300 mA
ESD Performance:
Human Body Model > 2000 V;
Machine Model > 200 V
Chip Complexity: 276 FETs or 69 Equivalent Gates
These Devices are PbFree and are RoHS Compliant
SOEIAJ20
SUFFIX M
CASE 967
http://onsemi.com
See detailed ordering and shipping information in the package
dimensions section on page 4 of this data sheet.
ORDERING INFORMATION
MARKING
DIAGRAMS
74VHCT374
AWLYWWG
20
1
20
1
1
TSSOP20
SUFFIX DT
CASE 948E
SOIC20WB
SUFFIX DW
CASE 751D
VHCT
374A
ALYWG
G
1
1
20
1
VHCT374A
AWLYYWWG
A = Assembly Location
WL, L = Wafer Lot
YY, Y = Year
WW, W = Work Week
G or G= PbFree Package
(Note: Microdot may be in either location)
OE CP Q
L
L
L
H
L, H,
X
H
L
No Change
Z
INPUTS OUTPUT
FUNCTION TABLE
D
H
L
X
X
MC74VHCT374A
http://onsemi.com
2
Figure 1. Logic Diagram
DATA
INPUTS
D0
D1
D2
D3
D4
D5
D6
D7 18
17
14
13
8
7
4
3
1
OE
19
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
16
15
12
9
6
5
2
NONINVERTING
OUTPUTS
11
CP
Figure 2. Pin Assignment
Q2
D1
D0
Q0
OE
GND
Q3
D3
D2
Q1 5
4
3
2
1
10
9
8
7
6
14
15
16
17
18
19
20
11
12
13
Q6
D6
D7
Q7
VCC
CP
Q4
D4
D5
Q5
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
MAXIMUM RATINGS
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎ
ÎÎÎÎÎ
Value
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎ
ÎÎÎÎ
VCC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Voltage
ÎÎÎÎÎ
ÎÎÎÎÎ
– 0.5 to + 7.0
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
Vin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Voltage
ÎÎÎÎÎ
ÎÎÎÎÎ
– 0.5 to + 7.0
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Vout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Output Voltage Outputs in 3State
High or Low State
ÎÎÎÎÎ
ÎÎÎÎÎ
ÎÎÎÎÎ
– 0.5 to + 7.0
– 0.5 to VCC + 0.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
IIK
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Input Diode Current
ÎÎÎÎÎ
ÎÎÎÎÎ
20
ÎÎÎ
ÎÎÎ
mA
ÎÎÎÎ
ÎÎÎÎ
IOK
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Output Diode Current (VOUT < GND; VOUT > VCC)
ÎÎÎÎÎ
ÎÎÎÎÎ
±20
ÎÎÎ
ÎÎÎ
mA
ÎÎÎÎ
ÎÎÎÎ
Iout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Output Current, per Pin
ÎÎÎÎÎ
ÎÎÎÎÎ
±25
ÎÎÎ
ÎÎÎ
mA
ÎÎÎÎ
ÎÎÎÎ
ICC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Current, VCC and GND Pins
ÎÎÎÎÎ
ÎÎÎÎÎ
±75
ÎÎÎ
ÎÎÎ
mA
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
PD
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Power Dissipation in Still Air, SOIC Package†
TSSOP Package†
ÎÎÎÎÎ
ÎÎÎÎÎ
ÎÎÎÎÎ
500
450
ÎÎÎ
ÎÎÎ
ÎÎÎ
mW
ÎÎÎÎ
ÎÎÎÎ
Tstg
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Storage Temperature
ÎÎÎÎÎ
ÎÎÎÎÎ
– 65 to + 150
ÎÎÎ
ÎÎÎ
_C
Maximum ratings are those values beyond which device damage can occur. Maximum ratings
applied to the device are individual stress limit values (not normal operating conditions) and are
not valid simultaneously. If these limits are exceeded, device functional operation is not implied,
damage may occur and reliability may be affected.
Derating SOIC Packages: – 7 mW/_C from 65_ to 125_C
TSSOP Package: 6.1 mW/_C from 65_ to 125_C
RECOMMENDED OPERATING CONDITIONS
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎ
ÎÎÎÎ
VCC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Voltage
ÎÎÎ
ÎÎÎ
4.5
ÎÎÎ
ÎÎÎ
5.5
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
Vin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Voltage
ÎÎÎ
ÎÎÎ
0
ÎÎÎ
ÎÎÎ
5.5
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
Vout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Output Voltage Outputs in 3State
High or Low State
ÎÎÎ
ÎÎÎ
0
0
ÎÎÎ
ÎÎÎ
5.5
VCC
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
TA
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Operating Temperature
ÎÎÎ
ÎÎÎ
40
ÎÎÎ
ÎÎÎ
+ 85
ÎÎÎ
ÎÎÎ
_C
ÎÎÎÎ
ÎÎÎÎ
tr, tf
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Input Rise and Fall Time VCC =5.0V ±0.5V
ÎÎÎ
ÎÎÎ
0
ÎÎÎ
ÎÎÎ
20
ÎÎÎ
ÎÎÎ
ns/V
This device contains protection
circuitry to guard against damage
due to high static voltages or electric
fields. However, precautions must
be taken to avoid applications of any
voltage higher than maximum rated
voltages to this highimpedance cir-
cuit. For proper operation, Vin and
Vout should be constrained to the
range GND v (Vin or Vout) v VCC.
Unused inputs must always be
tied to an appropriate logic voltage
level (e.g., either GND or VCC).
Unused outputs must be left open.
MC74VHCT374A
http://onsemi.com
3
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC ELECTRICAL CHARACTERISTICS
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Symbol
Parameter
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Test Conditions
ÎÎÎ
ÎÎÎ
ÎÎÎ
VCC
V
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
TA = 25°C
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
TA = 40 to 85°C
ÎÎ
ÎÎ
ÎÎ
Unit
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Typ
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Min
ÎÎÎÎ
ÎÎÎÎ
Max
ÎÎÎÎ
ÎÎÎÎ
VIH
Minimum HighLevel Input Voltage
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
ÎÎÎ
ÎÎÎ
4.5 to 5.5
ÎÎÎ
ÎÎÎ
2.0
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
2.0
ÎÎÎÎ
ÎÎÎÎ
ÎÎ
ÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
VIL
Maximum LowLevel Input Voltage
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
ÎÎÎ
ÎÎÎ
4.5 to 5.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
0.8
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
0.8
ÎÎ
ÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
VOH
Minimum HighLevel Output
Voltage Vin = VIH or VIL
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
IOH = 50mA
ÎÎÎ
ÎÎÎ
4.5
ÎÎÎ
ÎÎÎ
4.4
ÎÎÎ
ÎÎÎ
4.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
4.4
ÎÎÎÎ
ÎÎÎÎ
ÎÎ
ÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
IOH = 8mA
ÎÎÎ
ÎÎÎ
4.5
ÎÎÎ
ÎÎÎ
3.94
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
3.80
ÎÎÎÎ
ÎÎÎÎ
ÎÎ
ÎÎ
ÎÎÎÎ
ÎÎÎÎ
VOL
Maximum LowLevel Output
Voltage Vin = VIH or VIL
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
IOL = 50mA
ÎÎÎ
ÎÎÎ
4.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
0.0
ÎÎÎ
ÎÎÎ
0.1
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
0.1
ÎÎ
ÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
IOL = 8mA
ÎÎÎ
ÎÎÎ
4.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
0.36
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
0.44
ÎÎ
ÎÎ
ÎÎÎÎ
ÎÎÎÎ
Iin
Maximum Input Leakage Current
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Vin = 5.5 V or GND
ÎÎÎ
ÎÎÎ
0 to 5.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
±0.1
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
±1.0
ÎÎ
ÎÎ
mA
ÎÎÎÎ
ÎÎÎÎ
IOZ
Maximum 3State Leakage Current
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Vin = VIL or VIH
Vout = VCC or GND
ÎÎÎ
ÎÎÎ
5.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
± 0.25
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
± 2.5
ÎÎ
ÎÎ
mA
ÎÎÎÎ
ÎÎÎÎ
ICC
Maximum Quiescent Supply Current
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Vin = VCC or GND
ÎÎÎ
ÎÎÎ
5.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
4.0
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
40.0
ÎÎ
ÎÎ
mA
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ICCT
Quiescent Supply Current
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Per Input: VIN = 3.4V
Other Input: VCC or GND
ÎÎÎ
ÎÎÎ
ÎÎÎ
5.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
1.35
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
1.50
ÎÎ
ÎÎ
ÎÎ
mA
ÎÎÎÎ
IOPD
Output Leakage Current
ÎÎÎÎÎÎÎÎ
VOUT = 5.5V
ÎÎÎ
0
ÎÎÎ
ÎÎÎ
ÎÎÎ
0.5
ÎÎÎ
ÎÎÎÎ
5.0
ÎÎ
mA
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
AC ELECTRICAL CHARACTERISTICS (Input tr = tf = 3.0ns)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Test Conditions
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
TA = 25°C
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
TA = 40 to 85°C
ÎÎ
ÎÎ
ÎÎ
Unit
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Typ
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Min
ÎÎÎÎ
ÎÎÎÎ
Max
ÎÎÎÎ
ÎÎÎÎ
fmax
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Maximum Clock Frequency
(50% Duty Cycle)
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
VCC = 5.0 ± 0.5V CL = 15pF
CL = 50pF
ÎÎÎ
ÎÎÎ
90
85
ÎÎÎ
ÎÎÎ
140
130
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
80
95
ÎÎÎÎ
ÎÎÎÎ
ÎÎ
ÎÎ
MHz
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
tPLH,
tPHL
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay,
CP to Q
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
VCC = 5.0 ± 0.5V CL = 15pF
CL = 50pF
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
4.1
5.6
ÎÎÎ
ÎÎÎ
ÎÎÎ
9.4
10.4
ÎÎÎ
ÎÎÎ
ÎÎÎ
1.0
1.0
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
10.5
11.5
ÎÎ
ÎÎ
ÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
tPZL,
tPZH
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Output Enable Time,
OE to Q
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
VCC = 5.0 ± 0.5V CL = 15pF
RL = 1kWCL = 50pF
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
6.5
7.3
ÎÎÎ
ÎÎÎ
10.2
11.2
ÎÎÎ
ÎÎÎ
1.0
1.0
ÎÎÎÎ
ÎÎÎÎ
11.5
12.5
ÎÎ
ÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
tPLZ,
tPHZ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Output Disable Time
OE to Q
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
VCC = 5.0 ± 0.5V CL = 50pF
RL = 1kW
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
7.0
ÎÎÎ
ÎÎÎ
ÎÎÎ
11.2
ÎÎÎ
ÎÎÎ
ÎÎÎ
1.0
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
12.0
ÎÎ
ÎÎ
ÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
tOSLH,
tOSHL
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Output to Output Skew
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
VCC = 5.0 ± 0.5V CL = 50pF
(Note 1)
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
1.0
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
1.0
ÎÎ
ÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
Cin
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Maximum Input Capacitance
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
4
ÎÎÎ
ÎÎÎ
10
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
10
ÎÎ
ÎÎ
pF
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Cout
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Maximum 3State Output Capacitance
(Output in HighImpedance State)
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
9
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎ
ÎÎ
ÎÎ
pF
CPD Power Dissipation Capacitance (Note 2)
Typical @ 25°C, VCC = 5.0V
pF
25
1. Parameter guaranteed by design. tOSLH = |tPLHm tPLHn|, tOSHL = |tPHLm tPHLn|.
2. CPD is defined as the value of the internal equivalent capacitance which is calculated from the operating current consumption without load.
Average operating current can be obtained by the equation: ICC(OPR) = CPD VCC fin + ICC /8 (per flipflop). CPD is used to determine the
noload dynamic power consumption; PD = CPD VCC2 fin + ICC VCC.
NOISE CHARACTERISTICS (Input tr = tf = 3.0ns, CL = 50pF, VCC = 5.0V)
Symbol Parameter
TA = 25°C
Unit
Typ Max
VOLP Quiet Output Maximum Dynamic VOL 1.2 1.6 V
VOLV Quiet Output Minimum Dynamic VOL 1.2 1.6 V
VIHD Minimum High Level Dynamic Input Voltage 2.0 V
VILD Maximum Low Level Dynamic Input Voltage 0.8 V
TIMING REQUIREMENTS (Input tr = tf = 3.0ns)
Symbol Parameter Test Conditions
TA = 25°C TA = 40 to 85°C
Unit
Typ Limit Limit
twMinimum Pulse Width, CP VCC = 5.0 ± 0.5 V 6.5 8.5 ns
tsu Minimum Setup Time, D to CP VCC = 5.0 ± 0.5 V 2.5 2.5 ns
thMinimum Hold Time, D to CP VCC = 5.0 ± 0.5 V 2.5 2.5 ns
MC74VHCT374A
http://onsemi.com
4
ORDERING INFORMATION
Device Package Shipping
MC74VHCT374ADWRG SOIC20WB
(PbFree)
1000 / Tape & Reel
MC74VHCT374ADTRG TSSOP20* 2500 / Tape & Reel
MC74VHCT374AMELG SOEIAJ20
(PbFree)
2000 / Tape & Reel
For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging
Specifications Brochure, BRD8011/D.
*This package is inherently PbFree.
Figure 3. Switching Waveform
3V
1.5V
1.5V
CP
tPLH tPHL
Q
tW
1/fmax
1.5V
1.5V
1.5V
OE
Q
tPZL tPLZ
tPZH tPHZ
3V
HIGH
IMPEDANCE
VOL +0.3V
VOH -0.3V
HIGH
IMPEDANCE
1.5V
D
CP
3V
GND
GND
VALID
th
tsu
1.5V
Q
Figure 4. Switching Waveform
Figure 5. Switching Waveform
GND
VOH
VOL
GND
3V
MC74VHCT374A
http://onsemi.com
5
Figure 6. Test Circuit
*Includes all probe and jig capacitance
CL*
TEST POINT
DEVICE
UNDER
TEST
OUTPUT
*Includes all probe and jig capacitance
CL*
TEST POINT
DEVICE
UNDER
TEST
OUTPUT
CONNECT TO VCC WHEN
TESTING tPLZ AND tPZL.
CONNECT TO GND WHEN
TESTING tPHZ AND tPZH.
1 kW
Figure 7. Test Circuit
Figure 8. Expanded Logic Diagram
D0
3
DQ
C
Q0
2
D1
4
DQ
C
Q1
5
D2
7
DQ
C
Q2
6
D3
8
DQ
C
Q3
9
D4
13
DQ
C
Q4
12
D5
14
DQ
C
Q5
15
D6
17
DQ
C
Q6
16
D7
18
DQ
C
Q7
19
CP
OE
11
1
MC74VHCT374A
http://onsemi.com
6
PACKAGE DIMENSIONS
20
1
11
10
B20X
H10X
C
L
18X A1
A
SEATING
PLANE
q
hX 45_
E
D
M
0.25 M
B
M
0.25 S
AS
B
T
eT
B
A
DIM MIN MAX
MILLIMETERS
A2.35 2.65
A1 0.10 0.25
B0.35 0.49
C0.23 0.32
D12.65 12.95
E7.40 7.60
e1.27 BSC
H10.05 10.55
h0.25 0.75
L0.50 0.90
q0 7
NOTES:
1. DIMENSIONS ARE IN MILLIMETERS.
2. INTERPRET DIMENSIONS AND TOLERANCES
PER ASME Y14.5M, 1994.
3. DIMENSIONS D AND E DO NOT INCLUDE MOLD
PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 PER SIDE.
5. DIMENSION B DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE PROTRUSION
SHALL BE 0.13 TOTAL IN EXCESS OF B
DIMENSION AT MAXIMUM MATERIAL
CONDITION.
__
SOIC20 WB
DW SUFFIX
CASE 751D05
ISSUE G
MC74VHCT374A
http://onsemi.com
7
PACKAGE DIMENSIONS
TSSOP20
CASE 948E02
ISSUE C
DIM
A
MIN MAX MIN MAX
INCHES
6.60 0.260
MILLIMETERS
B4.30 4.50 0.169 0.177
C1.20 0.047
D0.05 0.15 0.002 0.006
F0.50 0.75 0.020 0.030
G0.65 BSC 0.026 BSC
H0.27 0.37 0.011 0.015
J0.09 0.20 0.004 0.008
J1 0.09 0.16 0.004 0.006
K0.19 0.30 0.007 0.012
K1 0.19 0.25 0.007 0.010
L6.40 BSC 0.252 BSC
M0 8 0 8
____
NOTES:
1. DIMENSIONING AND TOLERANCING PER
ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION:
MILLIMETER.
3. DIMENSION A DOES NOT INCLUDE
MOLD FLASH, PROTRUSIONS OR GATE
BURRS. MOLD FLASH OR GATE BURRS
SHALL NOT EXCEED 0.15 (0.006) PER SIDE.
4. DIMENSION B DOES NOT INCLUDE
INTERLEAD FLASH OR PROTRUSION.
INTERLEAD FLASH OR PROTRUSION
SHALL NOT EXCEED 0.25 (0.010) PER SIDE.
5. DIMENSION K DOES NOT INCLUDE
DAMBAR PROTRUSION. ALLOWABLE
DAMBAR PROTRUSION SHALL BE 0.08
(0.003) TOTAL IN EXCESS OF THE K
DIMENSION AT MAXIMUM MATERIAL
CONDITION.
6. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
7. DIMENSION A AND B ARE TO BE
DETERMINED AT DATUM PLANE W.
ÍÍÍÍ
ÍÍÍÍ
ÍÍÍÍ
110
1120
PIN 1
IDENT
A
B
T
0.100 (0.004)
C
DGH
SECTION NN
K
K1
JJ1
N
N
M
F
W
SEATING
PLANE
V
U
S
U
M
0.10 (0.004) V S
T
20X REFK
L
L/2
2X
S
U0.15 (0.006) T
DETAIL E
0.25 (0.010)
DETAIL E
6.40 0.252
--- ---
S
U0.15 (0.006) T
7.06
16X
0.36 16X
1.26
0.65
DIMENSIONS: MILLIMETERS
1
PITCH
SOLDERING FOOTPRINT
MC74VHCT374A
http://onsemi.com
8
PACKAGE DIMENSIONS
SOEIAJ20
M SUFFIX
CASE 96701
ISSUE A
DIM MIN MAX MIN MAX
INCHES
--- 2.05 --- 0.081
MILLIMETERS
0.05 0.20 0.002 0.008
0.35 0.50 0.014 0.020
0.15 0.25 0.006 0.010
12.35 12.80 0.486 0.504
5.10 5.45 0.201 0.215
1.27 BSC 0.050 BSC
7.40 8.20 0.291 0.323
0.50 0.85 0.020 0.033
1.10 1.50 0.043 0.059
0
0.70 0.90 0.028 0.035
--- 0.81 --- 0.032
A1
HE
Q1
LE
_10 _0
_10 _
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS D AND E DO NOT INCLUDE
MOLD FLASH OR PROTRUSIONS AND ARE
MEASURED AT THE PARTING LINE. MOLD FLASH
OR PROTRUSIONS SHALL NOT EXCEED 0.15
(0.006) PER SIDE.
4. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
5. THE LEAD WIDTH DIMENSION (b) DOES NOT
INCLUDE DAMBAR PROTRUSION. ALLOWABLE
DAMBAR PROTRUSION SHALL BE 0.08 (0.003)
TOTAL IN EXCESS OF THE LEAD WIDTH
DIMENSION AT MAXIMUM MATERIAL CONDITION.
DAMBAR CANNOT BE LOCATED ON THE LOWER
RADIUS OR THE FOOT. MINIMUM SPACE
BETWEEN PROTRUSIONS AND ADJACENT LEAD
TO BE 0.46 ( 0.018).
HE
A1
LE
Q1
_
c
A
Z
D
E
20
110
11
b
M
0.13 (0.005)
e
0.10 (0.004)
VIEW P
DETAIL P
M
L
A
b
c
D
E
e
L
M
Z
ON Semiconductor and are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice
to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability
arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages.
“Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All
operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights
nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications
intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should
Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates,
and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death
associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal
Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.
PUBLICATION ORDERING INFORMATION
N. American Technical Support: 8002829855 Toll Free
USA/Canada
Europe, Middle East and Africa Technical Support:
Phone: 421 33 790 2910
Japan Customer Focus Center
Phone: 81357733850
MC74VHCT374A/D
LITERATURE FULFILLMENT:
Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver, Colorado 80217 USA
Phone: 3036752175 or 8003443860 Toll Free USA/Canada
Fax: 3036752176 or 8003443867 Toll Free USA/Canada
Email: orderlit@onsemi.com
ON Semiconductor Website: www.onsemi.com
Order Literature: http://www.onsemi.com/orderlit
For additional information, please contact your local
Sales Representative