Semiconductor Components Industries, LLC, 2000
March, 2000 – Rev. 8 1Publication Order Number:
MC74HCT74A/D
MC74HCT74A
Dual D Flip-Flop with Set
and Reset with LSTTL
Compatible Inputs
High–Performance Silicon–Gate CMOS
The MC74HCT74A is identical in pinout to the LS74. This device
may be used as a level converter for interfacing TTL or NMOS outputs
to High Speed CMOS inputs.
This device consists of two D flip–flops with individual Set, Reset,
and Clock inputs. Information at a D–input is transferred to the
corresponding Q output on the next positive going edge of the clock
input. Both Q and Q outputs are available from each flip–flop. The Set
and Reset inputs are asynchronous.
•Output Drive Capability: 10 LSTTL Loads
•TTL NMOS Compatible Input Levels
•Outputs Directly Interface to CMOS, NMOS, and TTL
•Operating Voltage Range: 4.5 to 5.5 V
•Low Input Current: 1.0 µA
•In Compliance with the Requirements Defined by JEDEC Standard
No. 7A
•Chip Complexity: 136 FETs or 34 Equivalent Gates
LOGIC DIAGRAM
RESET 1
DATA 1
CLOCK 1
SET 1
RESET 2
DATA 2
CLOCK 2
SET 2
1
2
3
4
13
12
11
10
5
6
9
8
Q1
Q1
Q2
Q2
PIN 14 = VCC
PIN 7 = GND
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Design Criteria
ÎÎÎÎ
ÎÎÎÎ
Value
ÎÎÎ
ÎÎÎ
Units
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Internal Gate Count*
ÎÎÎÎ
ÎÎÎÎ
34
ÎÎÎ
ÎÎÎ
ea.
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Internal Gate Propagation Delay
ÎÎÎÎ
ÎÎÎÎ
1.5
ÎÎÎ
ÎÎÎ
ns
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Internal Gate Power Dissipation
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
µW
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Speed Power Product
ÎÎÎÎ
ÎÎÎÎ
.0075
ÎÎÎ
ÎÎÎ
pJ
*Equivalent to a two–input NAND gate. Device Package Shipping
ORDERING INFORMATION
MC74HCT74AN PDIP–14 2000 / Box
MC74HCT74AD SOIC–14
http://onsemi.com
55 / Rail
MC74HCT74ADR2 SOIC–14 2500 / Reel
MARKING
DIAGRAMS
A = Assembly Location
WL or L = W afer Lot
YY or Y = Year
WW or W = Work Week
1
14
PDIP–14
N SUFFIX
CASE 646 MC74HCT74AN
AWLYYWW
SOIC–14
D SUFFIX
CASE 751A
1
14
HCT74A
AWLYWW
FUNCTION TABLE
PIN ASSIGNMENT
Inputs Outputs
Set Reset Clock Data Q Q
LH XX HL
HL XX LH
L L X X H* H*
HH H HL
HH L LH
H H L X No Change
H H H X No Change
H H X No Change
*Both outputs will remain high as long as Set and
Reset are low, but the output states are unpredict-
able if Set and Reset go high simultaneously.
SET 1
CLOCK 1
DATA 1
RESET 1
11
12
13
14
8
9
105
4
3
2
1
7
6SET 2
CLOCK 2
DATA 2
RESET 2
VCC
Q2
Q2
GND
Q1
Q1
MC74HCT74A
http://onsemi.com
2
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
MAXIMUM RATINGS*
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎ
ÎÎÎÎÎ
Value
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎ
ÎÎÎÎ
VCC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Voltage (Referenced to GND)
ÎÎÎÎÎ
ÎÎÎÎÎ
– 0.5 to + 7.0
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
Vin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Voltage (Referenced to GND)
ÎÎÎÎÎ
ÎÎÎÎÎ
– 0.5 to VCC + 0.5
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
Vout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Output Voltage (Referenced to GND)
ÎÎÎÎÎ
ÎÎÎÎÎ
– 0.5 to VCC + 0.5
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
Iin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Current, per Pin
ÎÎÎÎÎ
ÎÎÎÎÎ
±20
ÎÎÎ
ÎÎÎ
mA
ÎÎÎÎ
ÎÎÎÎ
Iout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Output Current, per Pin
ÎÎÎÎÎ
ÎÎÎÎÎ
±25
ÎÎÎ
ÎÎÎ
mA
ÎÎÎÎ
ÎÎÎÎ
ICC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Current, VCC and GND Pins
ÎÎÎÎÎ
ÎÎÎÎÎ
±50
ÎÎÎ
ÎÎÎ
mA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
PD
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Power Dissipation in Still Air Plastic DIP†
SOIC Package†
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
750
500
ÎÎÎ
Î
Î
Î
ÎÎÎ
mW
ÎÎÎÎ
ÎÎÎÎ
Tstg
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Storage Temperature
ÎÎÎÎÎ
ÎÎÎÎÎ
– 65 to + 150
ÎÎÎ
ÎÎÎ
_
C
ÎÎÎÎ
ÎÎÎÎ
TL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Lead Temperature, 1 mm from Case for 10 Seconds
(Plastic DIP or SOIC Package)
ÎÎÎÎÎ
ÎÎÎÎÎ
260
ÎÎÎ
ÎÎÎ
_
C
*Maximum Ratings are those values beyond which damage to the device may occur.
Functional operation should be restricted to the Recommended Operating Conditions.
†Derating — Plastic DIP: –10mW/
_
C from 65
_
to 125
_
C
SOIC Package: –7mW/
_
C from 65
_
to 125
_
C
For high frequency or heavy load considerations, see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).
RECOMMENDED OPERATING CONDITIONS
ÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎ
Î
Î
Î
ÎÎÎ
Min
ÎÎ
ÎÎ
ÎÎ
Max
ÎÎÎ
Î
Î
Î
ÎÎÎ
Unit
ÎÎ
VCC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Voltage (Referenced to GND)
ÎÎÎ
Î
Î
Î
ÎÎÎ
4.5
ÎÎ
ÎÎ
ÎÎ
5.5
ÎÎÎ
Î
Î
Î
ÎÎÎ
V
ÎÎ
Vin, Vout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
DC Input Voltage, Output Voltage (Referenced to GND)
ÎÎÎ
Î
Î
Î
0
ÎÎ
ÎÎ
VCC
ÎÎÎ
Î
Î
Î
V
ÎÎ
TA
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Operating Temperature, All Package Types
ÎÎÎ
Î
Î
Î
– 55
ÎÎ
ÎÎ
+ 125
ÎÎÎ
Î
Î
Î
_
C
ÎÎ
tr, tf
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Input Rise and Fall T ime (Figure 1)
ÎÎÎ
Î
Î
Î
0
ÎÎ
ÎÎ
500
ÎÎÎ
Î
Î
Î
ns
DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Test Conditions
ÎÎÎÎ
ÎÎÎÎ
VCC
V
– 55 to
25
_
C
v
85
_
C
v
125
_
C
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VIH
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Minimum High–Level Input
Voltage
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vout = 0.1 V or VCC – 0.1 V
|Iout|
v
20 µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
4.5
5.5
ÎÎ
2.0
2.0
Î
2.0
2.0
ÎÎ
2.0
2.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VIL
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Low–Level Input
Voltage
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vout = 0.1 V or VCC – 0.1 V
|Iout|
v
20 µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
4.5
5.5
ÎÎ
0.8
0.8
Î
0.8
0.8
ÎÎ
0.8
0.8
ÎÎÎ
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
VOH
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Minimum High–Level Output
Voltage
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL
|Iout|
v
20 µA
ÎÎÎÎ
ÎÎÎÎ
4.5
5.5
4.4
5.4
4.4
5.4
4.4
5.4
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL
|Iout|
v
4.0 mA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
4.5
ÎÎ
3.98
Î
3.84
ÎÎ
3.7
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VOL
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Low–Level Output
Voltage
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL
|Iout|
v
20 µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
4.5
5.5
ÎÎ
0.1
0.1
Î
0.1
0.1
ÎÎ
0.1
0.1
ÎÎÎ
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL
|Iout|
v
4.0 mA
ÎÎÎÎ
ÎÎÎÎ
4.5
0.26
0.33
0.4
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Iin
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Input Leakage
Current
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VCC or GND
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.5
ÎÎ
±0.1
Î
±1.0
ÎÎ
±1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ICC
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Quiescent Supply
Current (per Package)
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VCC or GND
Iout = 0 µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.5
ÎÎ
2.0
Î
20
ÎÎ
80
ÎÎÎ
Î
Î
Î
ÎÎÎ
µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
∆ICC
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Additional Quiescent Supply
Current
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = 2.4 V, Any One Input
Vin =V
CC or GND Other In
p
uts
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
≥–55
_
C
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
25
_
C to 125
_
C
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Current
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Vi
n
=
VCC
or
GND
,
Other
In uts
lout = 0 µA
ÎÎÎÎ
ÎÎÎÎ
5.5
ÎÎÎÎ
ÎÎÎÎ
2.9
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
2.4
ÎÎÎ
ÎÎÎ
mA
NOTE:Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book
(DL129/D).
This device contains protection
circuitry to guard against damage
due to high static voltages or electric
fields. However, precautions must
be taken to avoid applications of any
voltage higher than maximum rated
voltages to this high–impedance cir-
cuit. For proper operation, Vin and
Vout should be constrained to the
range GND
v
(Vin or V out)
v
VCC.
Unused inputs must always be
tied to an appropriate logic voltage
level (e.g., either GND or VCC).
Unused outputs must be left open.
MC74HCT74A
http://onsemi.com
3
AC ELECTRICAL CHARACTERISTICS (VCC = 5.0 V ± 10%, CL = 50 pF, Input tr = tf = 6.0 ns)
Guaranteed Limit
Symbol Parameter – 55 to
25
_
C
v
85
_
C
v
125
_
CUnit
ÎÎÎÎÎ
ÎÎÎÎÎ
fmax
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Clock Frequency (50% Duty Cycle)
(Figures 1 and 4)
ÎÎÎÎ
ÎÎÎÎ
30
ÎÎÎÎ
ÎÎÎÎ
24
ÎÎÎÎ
ÎÎÎÎ
20
ÎÎÎ
ÎÎÎ
MHz
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
tPLH,
tPHL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, Clock to Q or Q
(Figures 1 and 4)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
24
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
30
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
36
ÎÎÎ
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
tPLH,
tPHL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, Set or Reset to Q or Q
(Figures 2 and 4)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
24
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
30
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
36
ÎÎÎ
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
tTLH,
tTHL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Output T ransition Time, Any Output
(Figures 1 and 4)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
15
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
19
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
22
ÎÎÎ
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎ
ÎÎÎÎÎ
Cin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Input Capacitance
ÎÎÎÎ
ÎÎÎÎ
10
ÎÎÎÎ
ÎÎÎÎ
10
ÎÎÎÎ
ÎÎÎÎ
10
ÎÎÎ
ÎÎÎ
pF
NOTE: For propagation delays with loads other than 50 pF, and information on typical parametric values, see Chapter 2 of the ON
Semiconductor High–Speed CMOS Data Book (DL129/D).
Typical @ 25°C, VCC = 5.0 V
CPD Power Dissipation Capacitance (Per Enabled Output)* 32 pF
*Used to determine the no–load dynamic power consumption: PD = CPD VCC2f + ICC VCC. For load considerations, see Chapter 2 of the
ON Semiconductor High–Speed CMOS Data Book (DL129/D).
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
TIMING REQUIREMENTS (VCC = 5.0 V ± 10%, CL = 50 pF, Input tr = tf = 6.0 ns)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎ
ÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎÎÎ
ÎÎÎÎÎ
– 55 to
25
_
C
ÎÎÎÎÎ
ÎÎÎÎÎ
v
85
_
C
ÎÎÎÎÎ
ÎÎÎÎÎ
v
125
_
C
ÎÎ
ÎÎ
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎ
ÎÎÎ
Fig.
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎ
ÎÎ
Units
ÎÎÎÎ
ÎÎÎÎ
tsu
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Setup Time, Data to Clock
ÎÎÎ
ÎÎÎ
3
ÎÎÎ
ÎÎÎ
15
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
19
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
22
ÎÎÎ
ÎÎÎ
ÎÎ
ÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
th
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Hold Time, Clock to Data
ÎÎÎ
ÎÎÎ
3
ÎÎÎ
ÎÎÎ
3
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
3
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
3
ÎÎÎ
ÎÎÎ
ÎÎ
ÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
trec
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Recovery T ime, Set or Reset Inactive to Clock
ÎÎÎ
ÎÎÎ
2
ÎÎÎ
ÎÎÎ
6
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
8
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
9
ÎÎÎ
ÎÎÎ
ÎÎ
ÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
tw
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Pulse Width, Clock
ÎÎÎ
ÎÎÎ
1
ÎÎÎ
ÎÎÎ
15
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
19
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
22
ÎÎÎ
ÎÎÎ
ÎÎ
ÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
tw
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Pulse Width, Set or Reset
ÎÎÎ
ÎÎÎ
2
ÎÎÎ
ÎÎÎ
15
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
19
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
22
ÎÎÎ
ÎÎÎ
ÎÎ
ÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
tr, tf
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Input Rise and Fall T imes
ÎÎÎ
ÎÎÎ
1
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
500
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
500
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
500
ÎÎ
ÎÎ
ns
MC74HCT74A
http://onsemi.com
4
SWITCHING WAVEFORMS
1/fmax
Figure 1.
CLOCK
Q OR Q
tf
tr3 V
GND
2.7 V
1.3 V
0.3 V
90%
1.3 V
10%
tPLH tPHL
tTLH tTHL
tw
Figure 2.
GND
SET OR
RESET
Q OR Q
Q OR Q
CLOCK
tPLH
tPHL
DATA
CLOCK
Figure 3.
VALID
tsu th
trec
tw
EXPANDED LOGIC DIAGRAM
SET
DATA
RESET
4, 10
2, 12
1, 13
CLOCK 3, 11
5, 9
6, 8
Q
Q
*Includes all probe and jig capacitance
CL*
TEST POINT
DEVICE
UNDER
TEST
OUTPUT
Figure 4.
3 V
GND
3 V
1.3 V
1.3 V
1.3 V
1.3 V
GND
3 V
GND
3 V
1.3 V
1.3 V
MC74HCT74A
http://onsemi.com
5
PACKAGE DIMENSIONS
PDIP–14
N SUFFIX
CASE 646–06
ISSUE L NOTES:
1. LEADS WITHIN 0.13 (0.005) RADIUS OF TRUE
POSITION AT SEATING PLANE AT MAXIMUM
MATERIAL CONDITION.
2. DIMENSION L TO CENTER OF LEADS WHEN
FORMED PARALLEL.
3. DIMENSION B DOES NOT INCLUDE MOLD
FLASH.
4. ROUNDED CORNERS OPTIONAL.
17
14 8
B
A
F
HG D K
C
N
L
J
M
SEATING
PLANE
DIM MIN MAX MIN MAX
MILLIMETERSINCHES
A0.715 0.770 18.16 19.56
B0.240 0.260 6.10 6.60
C0.145 0.185 3.69 4.69
D0.015 0.021 0.38 0.53
F0.040 0.070 1.02 1.78
G0.100 BSC 2.54 BSC
H0.052 0.095 1.32 2.41
J0.008 0.015 0.20 0.38
K0.115 0.135 2.92 3.43
L0.300 BSC 7.62 BSC
M0 10 0 10
N0.015 0.039 0.39 1.01
____
SOIC–14
D SUFFIX
CASE 751A–03
ISSUE F NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE
MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)
PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.127 (0.005) TOTAL
IN EXCESS OF THE D DIMENSION AT
MAXIMUM MATERIAL CONDITION.
–A–
–B–
G
P7 PL
14 8
71 M
0.25 (0.010) B M
S
B
M
0.25 (0.010) A S
T
–T–
F
RX 45
SEATING
PLANE D14 PL K
C
J
M
_
DIM MIN MAX MIN MAX
INCHESMILLIMETERS
A8.55 8.75 0.337 0.344
B3.80 4.00 0.150 0.157
C1.35 1.75 0.054 0.068
D0.35 0.49 0.014 0.019
F0.40 1.25 0.016 0.049
G1.27 BSC 0.050 BSC
J0.19 0.25 0.008 0.009
K0.10 0.25 0.004 0.009
M0 7 0 7
P5.80 6.20 0.228 0.244
R0.25 0.50 0.010 0.019
____
MC74HCT74A
http://onsemi.com
6
Notes
MC74HCT74A
http://onsemi.com
7
Notes
MC74HCT74A
http://onsemi.com
8
ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes
without further notice to any products herein. SCILLC makes no warranty , representation or guarantee regarding the suitability of its products for any particular
purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,
including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or
specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “T ypicals” must be
validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.
SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body , or other applications
intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or
death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold
SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable
attorney fees arising out of, directly or indirectly , any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim
alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Af firmative Action Employer.
PUBLICATION ORDERING INFORMATION
CENTRAL/SOUTH AMERICA:
Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST)
Email: ONlit–spanish@hibbertco.com
ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support
Phone: 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong T ime)
Toll Free from Hong Kong & Singapore:
001–800–4422–3781
Email: ONlit–asia@hibbertco.com
JAPAN: ON Semiconductor , Japan Customer Focus Center
4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–8549
Phone: 81–3–5740–2745
Email: r14525@onsemi.com
ON Semiconductor Website : http://onsemi.com
For additional information, please contact your local
Sales Representative.
MC74HCT74A/D
NORTH AMERICA Literature Fulfillment:
Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver , Colorado 80217 USA
Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada
Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada
Email: ONlit@hibbertco.com
Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada
N. American Technical Support: 800–282–9855 Toll Free USA/Canada
EUROPE: LDC for ON Semiconductor – European Support
German Phone: (+1) 303–308–7140 (M–F 1:00pm to 5:00pm Munich T ime)
Email: ONlit–german@hibbertco.com
French Phone: (+1) 303–308–7141 (M–F 1:00pm to 5:00pm Toulouse T ime)
Email: ONlit–french@hibbertco.com
English Phone: (+1) 303–308–7142 (M–F 12:00pm to 5:00pm UK Time)
Email: ONlit@hibbertco.com
EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781
*Available from Germany, France, Italy, England, Ireland