MC74HC273AFR2 - ON Semiconductor - Datasheet.Directory

 Semiconductor Components Industries, LLC, 2000

March, 2000 – Rev. 8 1Publication Order Number:

MC74HCT273A/D

MC74HCT273A

Octal D Flip-Flop with

Common Clock and Reset

with LSTTL-Compatible

Inputs

High–Performance Silicon–Gate CMOS

The MC74HCT273A may be used as a level converter for

interfacing TTL or NMOS outputs to High–Speed CMOS inputs.

The HCT273A is identical in pinout to the LS273.

This device consists of eight D flip–flops with common Clock and

Reset inputs. Each flip–flop is loaded with a low–to–high transition of

the Clock input. Reset is asynchronous and active low.

•Output Drive Capability: 10 LSTTL Loads

•TTL/NMOS Compatible Input Levels

•Outputs Directly Interface to CMOS, NMOS and TTL

•Operating Voltage Range: 4.5 to 5.5 V

•Low Input Current: 1.0 µA

•In Compliance with the Requirements Defined by JEDEC Standard

No. 7A

•Chip Complexity: 284 FETs or 71 Equivalent Gates

LOGIC DIAGRAM

DATA

INPUTS

D0

11

CLOCK

D1

D2

D3

D4

D5

D6

D7 18

17

14

13

8

7

4

3

1

RESET

19

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

16

15

12

9

6

5

2

PIN 20 = VCC

PIN 10 = GND

NONINVERTING

OUTPUTS

FUNCTION TABLE

Inputs Output

Reset Clock D Q

LXX L

HHH

HLL

H L X No Change

H X No Change

X = Don’t Care

Z = High Impedance

http://onsemi.com

MARKING

DIAGRAMS

1

20

A = Assembly Location

WL = W afer Lot

YY = Year

WW = Work Week

SOIC WIDE–20

DW SUFFIX

CASE 751D

HCT273A

AWLYYWW

PDIP–20

N SUFFIX

CASE 738 1

20

MC74HCT273AN

AWLYYWW

1

20

1

20

Device Package Shipping

ORDERING INFORMATION

MC74HCT273AN PDIP–20 1440 / Box

MC74HCT273ADW SOIC–WIDE 38 / Rail

MC74HCT273ADWR2 SOIC–WIDE 1000 / Reel

PIN ASSIGNMENT

Q2

D1

D0

Q0

RESET

GND

Q3

D3

D2

Q1 5

4

3

2

1

10

9

8

7

6

14

15

16

17

18

19

20

11

12

13

Q6

D6

D7

Q7

VCC

CLOCK

Q4

D4

D5

Q5

MC74HCT273A

http://onsemi.com

2

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

MAXIMUM RATINGS*

ÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎÎ

Value

ÎÎÎ

Unit

ÎÎÎÎ

VCC

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Supply Voltage (Referenced to GND)

ÎÎÎÎÎ

– 0.5 to + 7.0

ÎÎÎ

V

ÎÎÎÎ

Vin

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Input Voltage (Referenced to GND)

ÎÎÎÎÎ

– 0.5 to VCC + 0.5

ÎÎÎ

V

ÎÎÎÎ

Vout

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Output Voltage (Referenced to GND)

ÎÎÎÎÎ

– 0.5 to VCC + 0.5

ÎÎÎ

V

ÎÎÎÎ

Iin

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Input Current, per Pin

ÎÎÎÎÎ

±20

ÎÎÎ

mA

ÎÎÎÎ

Iout

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Output Current, per Pin

ÎÎÎÎÎ

±25

ÎÎÎ

mA

ÎÎÎÎ

ICC

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Supply Current, VCC and GND Pins

ÎÎÎÎÎ

±50

ÎÎÎ

mA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

PD

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Power Dissipation in Still Air Plastic DIP†

SOIC Package†

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

750

500

ÎÎÎ

Î

ÎÎÎ

mW

ÎÎÎÎ

Tstg

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Storage Temperature

ÎÎÎÎÎ

– 65 to + 150

ÎÎÎ

_

C

ÎÎÎÎ

TL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Lead Temperature, 1 mm from Case for 10 Seconds

(SOIC or Plastic DIP)

ÎÎÎÎÎ

260

ÎÎÎ

_

C

*Maximum Ratings are those values beyond which damage to the device may occur.

Functional operation should be restricted to the Recommended Operating Conditions.

†Derating — Plastic DIP: – 10 mW/

_

C from 65

_

to 125

_

C

SOIC Package: – 7 mW/

_

C from 65

_

to 125

_

C

For high frequency or heavy load considerations, see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS

ÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎ

Min

ÎÎ

Max

ÎÎÎ

Unit

ÎÎÎÎ

VCC

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Supply Voltage (Referenced to GND)

ÎÎÎ

4.5

ÎÎ

5.5

ÎÎÎ

V

ÎÎÎÎ

Vin, Vout

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Input Voltage, Output Voltage (Referenced to GND)

ÎÎÎ

0

ÎÎ

VCC

ÎÎÎ

V

ÎÎÎÎ

TA

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Operating Temperature, All Package Types

ÎÎÎ

– 55

ÎÎ

+ 125

ÎÎÎ

_

C

ÎÎÎÎ

tr, tf

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Input Rise and Fall T ime (Figure 1)

ÎÎÎ

0

ÎÎ

500

ÎÎÎ

ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Guaranteed Limit

ÎÎÎ

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Test Conditions

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VCC

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

– 55 to

25

_

C

ÎÎÎ

Î

ÎÎÎ

v

85

_

C

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

v

125

_

C

ÎÎÎ

Î

ÎÎÎ

Unit

ÎÎÎÎ

VIH

ÎÎÎÎÎÎÎÎÎ

Minimum High–Level Input

Voltage

ÎÎÎÎÎÎÎÎÎ

Vout = 0.1 V or VCC – 0.1 V

|Iout|

v

20 µA

ÎÎÎÎ

4.5

5.5

ÎÎÎÎ

2.0

ÎÎÎ

2.0

ÎÎÎÎ

2.0

ÎÎÎ

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VIL

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Maximum Low–Level Input

Voltage

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vout = 0.1 V or VCC – 0.1 V

|Iout|

v

20 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

4.5

5.5

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.8

ÎÎÎ

Î

ÎÎÎ

0.8

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.8

ÎÎÎ

Î

ÎÎÎ

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VOH

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Minimum High–Level Output

Voltage

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VIH or VIL

|Iout|

v

20 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

4.5

5.5

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

4.4

5.4

ÎÎÎ

Î

ÎÎÎ

4.4

5.4

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

4.4

5.4

ÎÎÎ

Î

ÎÎÎ

V

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Vin = VIH or VIL

|Iout|

v

4.0 mA

ÎÎÎÎ

4.5

ÎÎÎÎ

3.98

ÎÎÎ

3.84

ÎÎÎÎ

3.7

ÎÎÎ

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VOL

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Maximum Low–Level Output

Voltage

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VIH or VIL

|Iout|

v

20 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

4.5

5.5

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.1

ÎÎÎ

Î

ÎÎÎ

0.1

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.1

ÎÎÎ

Î

ÎÎÎ

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VIH or VIL

|Iout|

v

4.0 mA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

4.5

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.26

ÎÎÎ

Î

ÎÎÎ

0.33

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.4

ÎÎÎ

Î

ÎÎÎ

ÎÎÎÎ

Iin

ÎÎÎÎÎÎÎÎÎ

Maximum Input Leakage

Current

ÎÎÎÎÎÎÎÎÎ

Vin = VCC or GND

ÎÎÎÎ

5.5

ÎÎÎÎ

±0.1

ÎÎÎ

±1.0

ÎÎÎÎ

±1.0

ÎÎÎ

µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

ICC

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Maximum Quiescent Supply

Current (per Package)

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VCC or GND

Iout = 0 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

5.5

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

4.0

ÎÎÎ

Î

ÎÎÎ

40

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

160

ÎÎÎ

Î

ÎÎÎ

µA

ÎÎÎÎ

∆ICC

ÎÎÎÎÎÎÎÎÎ

Additional Quiescent Supply

Current

ÎÎÎÎÎÎÎÎÎ

Vin = 2.4 V, Any One Input

Vin =V

CC or GND Other In

p

uts

ÎÎÎÎ

≥ –55

_

C

ÎÎÎÎÎÎ

25

_

C to 125

_

C

ÎÎÎ

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Current

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vi

n

=

VCC

or

GND

,

Other

In uts

lout = 0 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

5.5

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.9

ÎÎÎÎÎÎ

Î

ÎÎÎÎ

Î

ÎÎÎÎÎÎ

2.4

ÎÎÎ

Î

ÎÎÎ

mA

NOTE:Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book

(DL129/D).

This device contains protection

circuitry to guard against damage

due to high static voltages or electric

fields. However, precautions must

be taken to avoid applications of any

voltage higher than maximum rated

voltages to this high–impedance cir-

cuit. For proper operation, Vin and

Vout should be constrained to the

range GND

v

(Vin or V out)

v

VCC.

Unused inputs must always be

tied to an appropriate logic voltage

level (e.g., either GND or VCC).

Unused outputs must be left open.

MC74HCT273A

http://onsemi.com

3

AC ELECTRICAL CHARACTERISTICS (VCC = 5.0 V ± 10%, CL = 50 pF, Input tr = tf = 6.0 ns)

ÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Guaranteed Limit

ÎÎÎ

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

Fig.

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

– 55 to

25

_

C

ÎÎÎ

Î

ÎÎÎ

v

85

_

C

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

v

125

_

C

ÎÎÎ

Î

ÎÎÎ

Unit

ÎÎÎÎÎ

fmax

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Clock Frequency (50% Duty Cycle)

ÎÎÎÎ

1, 4

ÎÎÎÎ

30

ÎÎÎ

24

ÎÎÎÎ

20

ÎÎÎ

MHz

ÎÎÎÎÎ

tPLH,

tPHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Propagation Delay, Clock to Q

ÎÎÎÎ

1, 4

ÎÎÎÎ

25

ÎÎÎ

28

ÎÎÎÎ

35

ÎÎÎ

ns

ÎÎÎÎÎ

tPHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Propagation Delay, Reset to Q

ÎÎÎÎ

2, 4

ÎÎÎÎ

25

ÎÎÎ

28

ÎÎÎÎ

35

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tTLH,

tTHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Output T ransition Time, Any Output

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1, 5

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

18

ÎÎÎ

Î

ÎÎÎ

20

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

22

ÎÎÎ

Î

ÎÎÎ

ns

NOTE: For propagation delays with loads other than 50 pF, and information on typical parametric values, see Chapter 2 of the ON

Semiconductor High–Speed CMOS Data Book (DL129/D).

Typical @ 25°C, VCC = 5.0 V

CPD Power Dissipation Capacitance (Per Gate)* 30 pF

*Used to determine the no–load dynamic power consumption: PD = CPD VCC2f + ICC VCC. For load considerations, see Chapter 2 of the

ON Semiconductor High–Speed CMOS Data Book (DL129/D).

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

TIMING REQUIREMENTS (VCC = 5.0 V ± 10%, CL = 50 pF, Input tr = tf = 6.0 ns)

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ÎÎÎ

ÎÎÎÎÎÎÎÎÎÎÎÎ

Guaranteed Limit

ÎÎÎ

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ÎÎÎ

ÎÎÎÎÎ

– 55 to 25

_

C

ÎÎÎÎÎ

v

85

_

C

ÎÎÎÎ

v

125

_

C

ÎÎÎ

ÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎ

Fig.

ÎÎÎ

Min

ÎÎÎ

Max

ÎÎÎ

Min

ÎÎÎ

Max

ÎÎ

Min

ÎÎÎ

Max

ÎÎÎ

Unit

ÎÎÎÎ

tsu

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Setup Time, Data to Clock

ÎÎÎ

3

ÎÎÎ

10

ÎÎÎ

12

ÎÎÎ

ÎÎ

15

ÎÎÎ

ns

ÎÎÎÎ

th

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Hold Time, Clock to Data

ÎÎÎ

3

ÎÎÎ

3.0

ÎÎÎ

3.0

ÎÎÎ

ÎÎ

3.0

ÎÎÎ

ns

ÎÎÎÎ

trec

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Recovery T ime, Set or Reset Inactive to Clock

ÎÎÎ

2

ÎÎÎ

5.0

ÎÎÎ

5.0

ÎÎÎ

ÎÎ

5.0

ÎÎÎ

ns

ÎÎÎÎ

tw

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Pulse Width, Clock

ÎÎÎ

1

ÎÎÎ

12

ÎÎÎ

15

ÎÎÎ

ÎÎ

18

ÎÎÎ

ns

ÎÎÎÎ

tw

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Pulse Width, Set or Reset

ÎÎÎ

2

ÎÎÎ

12

ÎÎÎ

15

ÎÎÎ

ÎÎ

18

ÎÎÎ

ns

ÎÎÎÎ

tr, tf

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Input Rise and Fall T imes

ÎÎÎ

1

ÎÎÎ

500

ÎÎÎ

500

ÎÎ

ÎÎÎ

500

ÎÎÎ

ns

MC74HCT273A

http://onsemi.com

4

Figure 1.

CLOCK

Q

trtf3.0 V

GND

2.7 V

1.3 V

0.3 V

90%

1.3 V

10%

tPLH tPHL

tTLH tTHL

1.3 V

DATA

CLOCK

3.0 V

Figure 2.

VALID

GND

*Includes all probe and jig capacitance

CL*

TEST POINT

DEVICE

UNDER

TEST

OUTPUT

Figure 3.

tw1/fmax

3.0 V

GND

tsu th

1.3 V

RESET

Q

CLOCK

tw

1.3 V

3.0 V

GND

3.0 V

GND

tPHL

Figure 4. Test Circuit

trec

EXPANDED LOGIC DIAGRAM

C

DRQ

D0 32Q0

C

DRQ

D1 45Q1

C

DRQ

D2 76Q2

C

DRQ

D3 89Q3

C

DRQ

D4 13 12 Q4

C

DRQ

D5 14 15 Q5

C

DRQ

D6 17 16 Q6

C

DRQ

D7 18 19 Q7

11

1

DATA

INPUTS

NONINVERTING

OUTPUTS

CLOCK

RESET

SWITCHING WAVEFORMS

MC74HCT273A

http://onsemi.com

5

PACKAGE DIMENSIONS

SO–20

DW SUFFIX

CASE 751D–05

ISSUE F

PDIP–20

N SUFFIX

PLASTIC DIP PACKAGE

CASE 738–03

ISSUE E NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.

2. CONTROLLING DIMENSION: INCH.

3. DIMENSION L TO CENTER OF LEAD WHEN

FORMED PARALLEL.

4. DIMENSION B DOES NOT INCLUDE MOLD

FLASH.

M

L

J20 PL M

B

M

0.25 (0.010) T

DIM MIN MAX MIN MAX

MILLIMETERSINCHES

A25.66 27.171.010 1.070

B6.10 6.600.240 0.260

C3.81 4.570.150 0.180

D0.39 0.550.015 0.022

G2.54 BSC0.100 BSC

J0.21 0.380.008 0.015

K2.80 3.550.110 0.140

L7.62 BSC0.300 BSC

M0 15 0 15

N0.51 1.010.020 0.040

____

E1.27 1.770.050 0.070

1

11

10

20

–A–

SEATING

PLANE

K

N

FG

D20 PL

–T–

M

A

M

0.25 (0.010) T

E

B

C

F1.27 BSC0.050 BSC

20

1

11

10

B20X

H10X

C

L

18X A1

A

SEATING

PLANE

q

hX 45

_

E

D

M

0.25 M

B

M

0.25 S

AS

B

T

eT

B

A

DIM MIN MAX

MILLIMETERS

A2.35 2.65

A1 0.10 0.25

B0.35 0.49

C0.23 0.32

D12.65 12.95

E7.40 7.60

e1.27 BSC

H10.05 10.55

h0.25 0.75

L0.50 0.90

q

0 7

NOTES:

1. DIMENSIONS ARE IN MILLIMETERS.

2. INTERPRET DIMENSIONS AND TOLERANCES

PER ASME Y14.5M, 1994.

3. DIMENSIONS D AND E DO NOT INCLUDE MOLD

PROTRUSION.

4. MAXIMUM MOLD PROTRUSION 0.15 PER SIDE.

5. DIMENSION B DOES NOT INCLUDE DAMBAR

PROTRUSION. ALLOWABLE PROTRUSION SHALL

BE 0.13 TOTAL IN EXCESS OF B DIMENSION AT

MAXIMUM MATERIAL CONDITION.

__

MC74HCT273A

http://onsemi.com

6

Notes

MC74HCT273A

http://onsemi.com

7

Notes

MC74HCT273A

http://onsemi.com

8

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes

without further notice to any products herein. SCILLC makes no warranty , representation or guarantee regarding the suitability of its products for any particular

purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,

including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or

specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “T ypicals” must be

validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.

SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body , or other applications

intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or

death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold

SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable

attorney fees arising out of, directly or indirectly , any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim

alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Af firmative Action Employer.

PUBLICATION ORDERING INFORMATION

CENTRAL/SOUTH AMERICA:

Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST)

Email: ONlit–spanish@hibbertco.com

ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support

Phone: 303–675–2121 (T ue–Fri 9:00am to 1:00pm, Hong Kong Time)

Toll Free from Hong Kong & Singapore:

001–800–4422–3781

Email: ONlit–asia@hibbertco.com

JAPAN: ON Semiconductor , Japan Customer Focus Center

4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–8549

Phone: 81–3–5740–2745

Email: r14525@onsemi.com

ON Semiconductor Website : http://onsemi.com

For additional information, please contact your local

Sales Representative.

MC74HCT273A/D

NORTH AMERICA Literature Fulfillment:

Literature Distribution Center for ON Semiconductor

P.O. Box 5163, Denver , Colorado 80217 USA

Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada

Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada

Email: ONlit@hibbertco.com

Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada

N. American Technical Support: 800–282–9855 Toll Free USA/Canada

EUROPE: LDC for ON Semiconductor – European Support

German Phone: (+1) 303–308–7140 (M–F 1:00pm to 5:00pm Munich T ime)

Email: ONlit–german@hibbertco.com

French Phone: (+1) 303–308–7141 (M–F 1:00pm to 5:00pm Toulouse T ime)

Email: ONlit–french@hibbertco.com

English Phone: (+1) 303–308–7142 (M–F 12:00pm to 5:00pm UK Time)

Email: ONlit@hibbertco.com

EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781

*Available from Germany, France, Italy, England, Ireland