Semiconductor Components Industries, LLC, 2000
August, 2000 – Rev. 4 1Publication Order Number:
MC14066B/D
MC14066B
Quad Analog Switch/Quad
Multiplexer
The MC14066B consists of four independent switches capable of
controlling either digital or analog signals. This quad bilateral switch
is useful in signal gating, chopper, modulator, demodulator and
CMOS logic implementation.
The MC14066B is designed to be pin–for–pin compatible with the
MC14016B, but has much lower ON resistance. Input voltage swings
as large as the full supply voltage can be controlled via each
independent control input.
•Triple Diode Protection on All Control Inputs
•Supply Voltage Range = 3.0 Vdc to 18 Vdc
•Linearized Transfer Characteristics
•Low Noise — 12 nV/√Cycle, f ≥ 1.0 kHz typical
•Pin–for–Pin Replacement for CD4016, CD4016, MC14016B
•For Lower RON, Use The HC4066 High–Speed CMOS Device
MAXIMUM RATINGS (Voltages Referenced to VSS) (Note 2.)
Symbol Parameter Value Unit
VDD DC Supply Voltage Range –0.5 to +18.0 V
Vin, Vout Input or Output Voltage Range
(DC or Transient) –0.5 to VDD + 0.5 V
Iin Input Current (DC or Transient)
per Control Pin ±10 mA
ISW Switch Through Current ±25 mA
PDPower Dissipation,
per Package (Note 3.) 500 mW
TAAmbient Temperature Range –55 to +125 °C
Tstg Storage Temperature Range –65 to +150 °C
TLLead Temperature
(8–Second Soldering) 260 °C
2. Maximum Ratings are those values beyond which damage to the device
may occur.
3. Temperature Derating:
Plastic “P and D/DW” Packages: – 7.0 mW/C From 65C To 125C
This device contains protection circuitry to guard against damage due to high
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this
high–impedance circuit. For proper operation, Vin and Vout should be constrained
to the range VSS (Vin or Vout) VDD.
Unused inputs must always be tied to an appropriate logic voltage level (e.g.,
either VSS or VDD). Unused outputs must be left open.
http://onsemi.com
A = Assembly Location
WL, L = Wafer Lot
YY, Y = Year
WW, W = Work Week
Device Package Shipping
ORDERING INFORMATION
MC14066BCP PDIP–14 2000/Box
MC14066BD SOIC–14 55/Rail
MC14066BDR2 SOIC–14 2500/Tape & Reel
MC14066BDT TSSOP–14
MC14066BF SOEIAJ–14
96/Rail
See Note 1.
MARKING
DIAGRAMS
1
14
PDIP–14
P SUFFIX
CASE 646
MC14066BCP
AWLYYWW
SOIC–14
D SUFFIX
CASE 751A
TSSOP–14
DT SUFFIX
CASE 948G
1
14
14066B
AWLYWW
14
066B
ALYW
1
14
SOEIAJ–14
F SUFFIX
CASE 965
1
14
MC14066B
ALYW
MC14066BFEL SOEIAJ–14 See Note 1.
1. For ordering information on the EIAJ version of
the SOIC packages, please contact your local
ON Semiconductor representative.
MC14066BDTR2 TSSOP–14 2500/Tape & Reel
MC14066BDTEL TSSOP–14 2000/Tape & Reel
MC14066B
http://onsemi.com
2
PIN ASSIGNMENT
11
12
13
14
8
9
105
4
3
2
1
7
6
OUT 4
IN 4
CONTROL 4
CONTROL 1
VDD
IN 3
OUT 3
IN 2
OUT 2
OUT 1
IN 1
VSS
CONTROL 3
CONTROL 2
LOGIC DIAGRAM AND TRUTH TABLE
(1/4 OF DEVICE SHOWN)
BLOCK DIAGRAM
IN/OUT
CONTROL
OUT/IN
IN 4
CONTROL 4
IN 3
CONTROL 3
IN 2
CONTROL 2
IN 1
CONTROL 1
OUT 1
OUT 2
OUT 3
OUT 4
13
1
5
4
6
8
12
11
2
3
9
10
VDD = PIN 14
VSS = PIN 7
Control Switch
0=V
SS OFF
1=V
DD ON
Logic Diagram Restrictions
VSS ≤ Vin ≤ VDD
VSS ≤ Vout ≤ VDD
CIRCUIT SCHEMATIC
(1/4 OF CIRCUIT SHOWN)
VDD VDD
VDD
VDD VDD VDD VDD
VSS VSS
VSS
300Ω
CMOS
INPUT
MC14066B
http://onsemi.com
3
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ELECTRICAL CHARACTERISTICS
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎ
ÎÎ
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
ÎÎÎÎÎ
ÎÎÎÎÎ
–55C
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
25C
ÎÎÎÎÎ
ÎÎÎÎÎ
125C
ÎÎ
ÎÎ
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Characteristic
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎ
ÎÎ
VDD
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
Test Conditions
Min
ÎÎÎ
ÎÎÎ
Max
Min
ÎÎÎÎ
ÎÎÎÎ
Typ (4.)
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎ
ÎÎ
Unit
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
SUPPLY REQUIREMENTS (Voltages Referenced to VEE)
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Power Supply Voltage
Range
ÎÎÎÎ
ÎÎÎÎ
VDD
ÎÎ
ÎÎ
—
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
3.0
ÎÎÎ
ÎÎÎ
18
3.0
ÎÎÎÎ
ÎÎÎÎ
—
ÎÎÎ
ÎÎÎ
18
ÎÎÎ
ÎÎÎ
3.0
ÎÎÎ
ÎÎÎ
18
ÎÎ
ÎÎ
V
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Quiescent Current Per
Package
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
IDD
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
Î
ÎÎÎÎÎ
Î
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Control Inputs:
Vin = VSS or VDD,
Switch I/O: VSS VI/O
VDD, and
∆Vswitch 500 mV (5.)
Î
Î
Î
—
—
—
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.25
0.5
1.0
—
—
—
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
0.005
0.010
0.015
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.25
0.5
1.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
—
—
—
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
7.5
15
30
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
µA
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Total Supply Current
(Dynamic Plus Quiescent,
Per Package
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
ID(AV)
ÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
TA = 25C only The
channel component,
(Vin – Vout)/Ron, is
not included.)
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
(0.07 µA/kHz) f + IDD
Typical (0.20 µA/kHz) f + IDD
(0.36 µA/kHz) f + IDD
ÎÎ
ÎÎ
ÎÎ
ÎÎ
µA
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
CONTROL INPUTS (Voltages Referenced to VSS)
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Low–Level Input Voltage
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VIL
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Ron = per spec,
Ioff = per spec
Î
—
—
—
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.5
3.0
4.0
—
—
—
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.25
4.50
6.75
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.5
3.0
4.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
—
—
—
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.5
3.0
4.0
ÎÎ
ÎÎ
ÎÎ
V
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
High–Level Input Voltage
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VIH
ÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Ron = per spec,
Ioff = per spec
Î
Î
3.5
7.0
11
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
—
—
—
3.5
7.0
11
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.75
5.50
8.25
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
—
—
—
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
3.5
7.0
11
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
—
—
—
ÎÎ
ÎÎ
ÎÎ
ÎÎ
V
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Input Leakage Current
ÎÎÎÎ
ÎÎÎÎ
Iin
ÎÎ
ÎÎ
15
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
Vin = 0 or VDD
—
ÎÎÎ
ÎÎÎ
± 0.1
—
ÎÎÎÎ
ÎÎÎÎ
±0.00001
ÎÎÎ
ÎÎÎ
± 0.1
ÎÎÎ
ÎÎÎ
—
ÎÎÎ
ÎÎÎ
± 1.0
ÎÎ
ÎÎ
µA
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Input Capacitance
ÎÎÎÎ
ÎÎÎÎ
Cin
ÎÎ
ÎÎ
—
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
—
ÎÎÎ
ÎÎÎ
—
—
ÎÎÎÎ
ÎÎÎÎ
5.0
ÎÎÎ
ÎÎÎ
7.5
ÎÎÎ
ÎÎÎ
—
ÎÎÎ
ÎÎÎ
—
ÎÎ
ÎÎ
pF
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
SWITCHES IN AND OUT (Voltages Referenced to VSS)
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Recommended Peak–to–
Peak Voltage Into or Out
of the Switch
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VI/O
ÎÎ
ÎÎ
ÎÎ
ÎÎ
—
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Channel On or Off
Î
Î
0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
VDD
0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
VDD
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
VDD
ÎÎ
ÎÎ
ÎÎ
ÎÎ
Vp–p
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Recommended Static or
Dynamic Voltage Across
the Switch (5.) (Figure 1)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
∆Vswitch
ÎÎ
ÎÎ
ÎÎ
—
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Channel On
Î
0
ÎÎÎ
Î
Î
Î
ÎÎÎ
600
0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎ
Î
Î
Î
ÎÎÎ
600
ÎÎÎ
Î
Î
Î
ÎÎÎ
0
ÎÎÎ
Î
Î
Î
ÎÎÎ
300
ÎÎ
ÎÎ
ÎÎ
mV
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Output Offset Voltage
ÎÎÎÎ
ÎÎÎÎ
VOO
ÎÎ
ÎÎ
—
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
Vin = 0 V, No Load
—
ÎÎÎ
ÎÎÎ
—
—
ÎÎÎÎ
ÎÎÎÎ
10
ÎÎÎ
ÎÎÎ
—
ÎÎÎ
ÎÎÎ
—
ÎÎÎ
ÎÎÎ
—
ÎÎ
ÎÎ
µV
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
ON Resistance
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
Ron
ÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
∆Vswitch 500 mV (5.),
Vin = VIL or VIH
(Control), and Vin =
0 to VDD (Switch)
Î
Î
—
—
—
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
800
400
220
—
—
—
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
250
120
80
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
1050
500
280
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
—
—
—
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
1200
520
300
ÎÎ
ÎÎ
ÎÎ
ÎÎ
Ω
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
∆ON Resistance Between
Any Two Channels
in the Same Package
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
∆Ron
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
—
—
—
ÎÎÎ
Î
Î
Î
ÎÎÎ
70
50
45
—
—
—
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
25
10
10
ÎÎÎ
Î
Î
Î
ÎÎÎ
70
50
45
ÎÎÎ
Î
Î
Î
ÎÎÎ
—
—
—
ÎÎÎ
Î
Î
Î
ÎÎÎ
135
95
65
ÎÎ
ÎÎ
ÎÎ
Ω
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Off–Channel Leakage
Current (Figure 6)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
Ioff
ÎÎ
ÎÎ
ÎÎ
ÎÎ
15
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Vin = VIL or VIH
(Control) Channel to
Channel or Any One
Channel
Î
Î
—
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
±100
—
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
± 0.05
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
±100
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
—
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
±1000
ÎÎ
ÎÎ
ÎÎ
ÎÎ
nA
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Capacitance, Switch I/O
ÎÎÎÎ
ÎÎÎÎ
CI/O
ÎÎ
ÎÎ
—
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
Switch Off
—
ÎÎÎ
ÎÎÎ
—
—
ÎÎÎÎ
ÎÎÎÎ
10
ÎÎÎ
ÎÎÎ
15
ÎÎÎ
ÎÎÎ
—
ÎÎÎ
ÎÎÎ
—
ÎÎ
ÎÎ
pF
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Capacitance, Feedthrough
(Switch Off)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
CI/O
ÎÎ
ÎÎ
ÎÎ
—
—
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
—
ÎÎÎ
Î
Î
Î
ÎÎÎ
—
—
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.47
ÎÎÎ
Î
Î
Î
ÎÎÎ
—
ÎÎÎ
Î
Î
Î
ÎÎÎ
—
ÎÎÎ
Î
Î
Î
ÎÎÎ
—
ÎÎ
ÎÎ
ÎÎ
pF
4. Data labeled “Typ” is not to be used for design purposes, but is intended as an indication of the IC’s potential performance.
5. For voltage drops across the switch (∆Vswitch) > 600 mV ( > 300 mV at high temperature), excessive VDD current may be drawn; i.e. the
current out of the switch may contain both VDD and switch input components. The reliability of the device will be unaffected unless the
Maximum Ratings are exceeded. (See first page of this data sheet.)
MC14066B
http://onsemi.com
4
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ELECTRICAL CHARACTERISTICS (6.) (CL = 50 pF, TA = 25C unless otherwise noted.)
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Characteristic
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎ
ÎÎÎÎ
VDD
Vdc
ÎÎÎÎ
ÎÎÎÎ
Min
ÎÎÎÎ
ÎÎÎÎ
Typ (7.)
ÎÎÎÎ
ÎÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Propagation Delay Times VSS = 0 Vdc
Input to Output (RL = 10 kΩ)
tPLH, tPHL = (0.17 ns/pF) CL + 15.5 ns
tPLH, tPHL = (0.08 ns/pF) CL + 6.0 ns
tPLH, tPHL = (0.06 ns/pF) CL + 4.0 ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPLH, tPHL
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
—
—
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
20
10
7.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
40
20
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Control to Output (RL = 1 kΩ) (Figure 2)
Output “1” to High Impedance
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPHZ
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
—
—
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
40
35
30
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
80
70
60
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Output “0” to High Impedance
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
tPLZ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
—
—
—
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
40
35
30
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
80
70
60
ÎÎÎ
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
High Impedance to Output “1”
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPZH
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
—
—
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
60
20
15
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
120
40
30
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
High Impedance to Output “0”
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
tPZL
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
—
—
—
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
60
20
15
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
120
40
30
ÎÎÎ
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Second Harmonic Distortion VSS = – 5 Vdc
(Vin = 1.77 Vdc, RMS Centered @ 0.0 Vdc,
RL = 10 kΩ, f = 1.0 kHz)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.1
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎ
Î
Î
Î
ÎÎÎ
%
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Bandwidth (Switch ON) (Figure 3) VSS = – 5 Vdc
(RL = 1 kΩ, 20 Log (Vout/Vin) = – 3 dB, CL = 50 pF,
Vin = 5 Vp–p)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
5.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
65
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
MHz
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Feedthrough Attenuation (Switch OFF) VSS = – 5 Vdc
(Vin = 5 Vp–p, RL = 1 kΩ, fin = 1.0 MHz) (Figure 3)
ÎÎÎÎ
ÎÎÎÎ
—
ÎÎÎÎ
ÎÎÎÎ
5.0
ÎÎÎÎ
ÎÎÎÎ
—
ÎÎÎÎ
ÎÎÎÎ
– 50
ÎÎÎÎ
ÎÎÎÎ
—
ÎÎÎ
ÎÎÎ
dB
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Channel Separation (Figure 4) VSS = – 5 Vdc
(Vin = 5 Vp–p, RL = 1 kΩ, fin = 8.0 MHz)
(Switch A ON, Switch B OFF)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
5.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
– 50
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
dB
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Crosstalk, Control Input to Signal Output (Figure 5)
VSS = – 5 Vdc
(R1 = 1 kΩ, RL = 10 kΩ, Control tTLH = tTHL = 20 ns)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
300
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
—
ÎÎÎ
Î
Î
Î
ÎÎÎ
mVp–p
6. The formulas given are for the typical characteristics only at 25C.
7. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
MC14066B
http://onsemi.com
5
TEST CIRCUITS
Figure 1. ∆V Across Switch Figure 2. Turn–On Delay Time Test Circuit
and Waveforms
Figure 3. Bandwidth and
Feedthrough Attenuation Figure 4. Channel Separation
Figure 5. Crosstalk,
Control to Output Figure 6. Off Channel Leakage
CONTROL
SECTION
OF IC
SOURCE
V
LOAD
ON SWITCH
Vout
Vout
VC
VC
Vout
Vin
RLCL
20 ns VDD
VSS
90%
50%
10%
tPZH tPHZ
tPZL tPLZ
10%
90%
10%
Vx
Vout
CL
RL
VDD VSS
VC
Vin
VDD - VSS
2
VDD - VSS
2
Vin
VDD
VSS
RLCL
RLCL
Vin
1 k
Vout
RLCL = 50 pF
VC = -5.0 V TO +5.0 V SWING
VC = VDD FOR BANDWIDTH TEST
VC = VSS FOR FEEDTHROUGH TEST
OFF CHANNEL UNDER TEST
VDD
VSS
VSS
VDD
A
CONTROL
SECTION
OF IC
90%
Vin = VDD
Vx = VSS
Vin = VSS
Vx = VDD
10 k
MC14066B
http://onsemi.com
6
Figure 7. Channel Resistance (RON) Test Circuit
VDD
VSS
10 k
VDD
KEITHLEY 160
DIGITAL
MULTIMETER
1 kΩ
RANGE X-Y
PLOTTER
TYPICAL RESISTANCE CHARACTERISTICS
Figure 8. VDD = 7.5 V, VSS = – 7.5 V Figure 9. VDD = 5.0 V, VSS = – 5.0 V
RON, ON" RESISTANCE (OHMS)
350
300
250
200
150
100
0
50
-8.0-10 -6.0 -4.0 -2.0 0 0.2 4.0 6.0 8.0 10
Vin, INPUT VOLTAGE (VOLTS)
TA = 125°C
25°C
-55°C
RON, ON" RESISTANCE (OHMS)
350
300
250
200
150
100
0
50
-8.0-10 -6.0 -4.0 -2.0 0 0.2 4.0 6.0 8.0 10
Vin, INPUT VOLTAGE (VOLTS)
TA = 125°C
25°C
-55°C
Figure 10. VDD = 2.5 V, VSS = – 2.5 V
RON, ON" RESISTANCE (OHMS)
700
600
500
400
300
200
0
100
-8.0-10 -6.0 -4.0 -2.0 0 0.2 4.0 6.0 8.0 10
Vin, INPUT VOLTAGE (VOLTS)
TA = 125°C
25°C
-55°C
Figure 11. Comparison at 25°C, VDD = –VSS
RON, ON" RESISTANCE (OHMS)
350
300
250
200
150
100
0
50
-8.0-10 -6.0 -4.0 -2.0 0 0.2 4.0 6.0 8.0 10
Vin, INPUT VOLTAGE (VOLTS)
TA = 25°C
VDD = 2.5 V
5.0 V
7.5 V
MC14066B
http://onsemi.com
7
APPLICATIONS INFORMATION
Figure A illustrates use of the Analog Switch. The 0–
to–5 volt digital control signal is used to directly control a
5 volt peak–to–peak analog signal.
The digital control logic levels are determined by VDD
and VSS. The VDD voltage is the logic high voltage, the VSS
voltage is logic low. For the example, VDD = + 5 V = logic
high at the control inputs; VSS = GND = 0 V = logic low.
The maximum analog signal level is determined by VDD
and VSS. The analog voltage must not swing higher than
VDD or lower than VSS.
The example shows a 5 volt peak–to–peak signal which
allows no mar gin at either peak. If voltage transients above
VDD and/or below VSS are anticipated on the analog
channels, external diodes (Dx) are recommended as shown
in Figure B. These diodes should be small signal types able
to absorb the maximum anticipated current surges during
clipping.
The absolute maximum potential difference between
VDD and VSS is 18.0 volts. Most parameters are specified up
to 15 volts which is the recommended maximum dif ference
between VDD and VSS.
Figure A. Application Example
+5 V
VDD VSS
5 Vp-p
ANALOG SIGNAL
0-TO-5 V DIGITAL
CONTROL SIGNALS
SWITCH
IN
MC14066B
SWITCH
OUT
5 Vp-p
ANALOG SIGNAL
+5.0 V
+2.5 V
GND
+5 V
EXTERNAL
CMOS
DIGITAL
CIRCUITRY
Figure B. External Germanium or Schottky Clipping Diodes
VDD VDD
VSS VSS
DXDX
DXDX
SWITCH
IN
SWITCH
OUT
MC14066B
http://onsemi.com
8
PACKAGE DIMENSIONS
P SUFFIX
PLASTIC DIP PACKAGE
CASE 646–06
ISSUE M
17
14 8
B
ADIM MIN MAX MIN MAX
MILLIMETERSINCHES
A0.715 0.770 18.16 18.80
B0.240 0.260 6.10 6.60
C0.145 0.185 3.69 4.69
D0.015 0.021 0.38 0.53
F0.040 0.070 1.02 1.78
G0.100 BSC 2.54 BSC
H0.052 0.095 1.32 2.41
J0.008 0.015 0.20 0.38
K0.115 0.135 2.92 3.43
L
M--- 10 --- 10
N0.015 0.039 0.38 1.01

NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEADS WHEN
FORMED PARALLEL.
4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
5. ROUNDED CORNERS OPTIONAL.
F
HG DK
C
SEATING
PLANE
N
–T–
14 PL
M
0.13 (0.005)
L
M
J0.290 0.310 7.37 7.87
MC14066B
http://onsemi.com
9
PACKAGE DIMENSIONS
D SUFFIX
PLASTIC SOIC PACKAGE
CASE 751A–03
ISSUE F
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE
MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)
PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.127 (0.005) TOTAL
IN EXCESS OF THE D DIMENSION AT
MAXIMUM MATERIAL CONDITION.
–A–
–B–
G
P7 PL
14 8
71 M
0.25 (0.010) B M
S
B
M
0.25 (0.010) A S
T
–T–
F
RX 45
SEATING
PLANE D14 PL K
C
J
M
DIM MIN MAX MIN MAX
INCHESMILLIMETERS
A8.55 8.75 0.337 0.344
B3.80 4.00 0.150 0.157
C1.35 1.75 0.054 0.068
D0.35 0.49 0.014 0.019
F0.40 1.25 0.016 0.049
G1.27 BSC 0.050 BSC
J0.19 0.25 0.008 0.009
K0.10 0.25 0.004 0.009
M0 7 0 7
P5.80 6.20 0.228 0.244
R0.25 0.50 0.010 0.019
 
MC14066B
http://onsemi.com
10
PACKAGE DIMENSIONS
DT SUFFIX
PLASTIC TSSOP PACKAGE
CASE 948G–01
ISSUE O
DIM MIN MAX MIN MAX
INCHESMILLIMETERS
A4.90 5.10 0.193 0.200
B4.30 4.50 0.169 0.177
C--- 1.20 --- 0.047
D0.05 0.15 0.002 0.006
F0.50 0.75 0.020 0.030
G0.65 BSC 0.026 BSC
H0.50 0.60 0.020 0.024
J0.09 0.20 0.004 0.008
J1 0.09 0.16 0.004 0.006
K0.19 0.30 0.007 0.012
K1 0.19 0.25 0.007 0.010
L6.40 BSC 0.252 BSC
M0 8 0 8
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSION A DOES NOT INCLUDE MOLD
FLASH, PROTRUSIONS OR GATE BURRS. MOLD
FLASH OR GATE BURRS SHALL NOT EXCEED
0.15 (0.006) PER SIDE.
4. DIMENSION B DOES NOT INCLUDE
INTERLEAD FLASH OR PROTRUSION.
INTERLEAD FLASH OR PROTRUSION SHALL NOT
EXCEED
0.25 (0.010) PER SIDE.
5. DIMENSION K DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN
EXCESS OF THE K DIMENSION AT MAXIMUM
MATERIAL CONDITION.
6. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
7. DIMENSION A AND B ARE TO BE
DETERMINED AT DATUM PLANE -W-.

S
U0.15 (0.006) T
2X L/2
S
U
M
0.10 (0.004) V S
T
L–U–
SEATING
PLANE
0.10 (0.004)
–T–
ÇÇÇ
ÇÇÇ
SECTION N–N
DETAIL E
JJ1
K
K1
ÉÉ
ÉÉ
DETAIL E
F
M
–W–
0.25 (0.010)
8
14
7
1
PIN 1
IDENT.
H
G
A
D
C
B
S
U0.15 (0.006) T
–V–
14X REFK
N
N
MC14066B
http://onsemi.com
11
PACKAGE DIMENSIONS
F SUFFIX
PLASTIC EIAJ SOIC PACKAGE
CASE 965–01
ISSUE O
HE
A1
DIM MIN MAX MIN MAX
INCHES
--- 2.05 --- 0.081
MILLIMETERS
0.05 0.20 0.002 0.008
0.35 0.50 0.014 0.020
0.18 0.27 0.007 0.011
9.90 10.50 0.390 0.413
5.10 5.45 0.201 0.215
1.27 BSC 0.050 BSC
7.40 8.20 0.291 0.323
0.50 0.85 0.020 0.033
1.10 1.50 0.043 0.059
0
0.70 0.90 0.028 0.035
--- 1.42 --- 0.056
A1
HE
Q1
LE
10 0
10
LEQ1
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS D AND E DO NOT INCLUDE
MOLD FLASH OR PROTRUSIONS AND ARE
MEASURED AT THE PARTING LINE. MOLD FLASH
OR PROTRUSIONS SHALL NOT EXCEED 0.15
(0.006) PER SIDE.
4. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
5. THE LEAD WIDTH DIMENSION (b) DOES NOT
INCLUDE DAMBAR PROTRUSION. ALLOWABLE
DAMBAR PROTRUSION SHALL BE 0.08 (0.003)
TOTAL IN EXCESS OF THE LEAD WIDTH
DIMENSION AT MAXIMUM MATERIAL CONDITION.
DAMBAR CANNOT BE LOCATED ON THE LOWER
RADIUS OR THE FOOT. MINIMUM SPACE
BETWEEN PROTRUSIONS AND ADJACENT LEAD
TO BE 0.46 ( 0.018).
0.13 (0.005) M0.10 (0.004)
D
Z
E
1
14 8
7
eA
b
VIEW P
c
L
DETAIL P
M
A
b
c
D
E
e
0.50
M
Z
MC14066B
http://onsemi.com
12
ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes
without further notice to any products herein. SCILLC makes no warranty , representation or guarantee regarding the suitability of its products for any particular
purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,
including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or
specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be
validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.
SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications
intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or
death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold
SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable
attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim
alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.
PUBLICATION ORDERING INFORMATION
CENTRAL/SOUTH AMERICA:
Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST)
Email: ONlit–spanish@hibbertco.com
ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support
Phone: 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong T ime)
Toll Free from Hong Kong & Singapore:
001–800–4422–3781
Email: ONlit–asia@hibbertco.com
JAPAN: ON Semiconductor, Japan Customer Focus Center
4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031
Phone: 81–3–5740–2745
Email: r14525@onsemi.com
ON Semiconductor Website: http://onsemi.com
For additional information, please contact your local
Sales Representative.
MC14066B/D
NORTH AMERICA Literature Fulfillment:
Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver, Colorado 80217 USA
Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada
Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada
Email: ONlit@hibbertco.com
Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada
N. American Technical Support: 800–282–9855 Toll Free USA/Canada
EUROPE: LDC for ON Semiconductor – European Support
German Phone: (+1) 303–308–7140 (Mon–Fri 2:30pm to 7:00pm CET)
Email: ONlit–german@hibbertco.com
French Phone: (+1) 303–308–7141 (Mon–Fri 2:00pm to 7:00pm CET)
Email: ONlit–french@hibbertco.com
English Phone: (+1) 303–308–7142 (Mon–Fri 12:00pm to 5:00pm GMT)
Email: ONlit@hibbertco.com
EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781
*Available from Germany, France, Italy, UK