SEMICONDUCTOR TECHNICAL DATA
1REV 7
Motorola, Inc. 1996
10/96
High–Performance Silicon–Gate CMOS
The MC54/74HC573A is identical in pinout to the LS573. The devices are
compatible with standard CMOS outputs; with pullup resistors, they are
compatible with LSTTL outputs.
These latches appear transparent to data (i.e., the outputs change
asynchronously) when Latch Enable is high. When Latch Enable goes low,
data meeting the setup and hold time becomes latched.
The HC573A is identical in function to the HCT373A but has the data
inputs on the opposite side of the package from the outputs to facilitate PC
board layout.
The HC573A is the noninverting version of the HC563A.
•Output Drive Capability: 15 LSTTL Loads
•Outputs Directly Interface to CMOS, NMOS and TTL
•Operating Voltage Range: 2.0 to 6.0 V
•Low Input Current: 1.0 µA
•In Compliance with the Requirements Defined by JEDEC Standard
No. 7A
•Chip Complexity: 218 FETs or 54.5 Equivalent Gates
LOGIC DIAGRAM
DATA
INPUTS
D0
D1
D2
D3
D4
D5
D6
D7
LATCH ENABLE
OUTPUT ENABLE
11
1
9
8
7
6
5
4
3
219
18
17
16
15
14
13
12
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
PIN 20 = VCC
PIN 10 = GND
NONINVERTING
OUTPUTS
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Design Criteria
ÎÎÎÎ
ÎÎÎÎ
Value
ÎÎÎ
ÎÎÎ
Units
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Internal Gate Count*
ÎÎÎÎ
ÎÎÎÎ
54.5
ÎÎÎ
ÎÎÎ
ea.
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Internal Gate Propagation Delay
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
1.5
ÎÎÎ
ÎÎ
Î
ÎÎÎ
ns
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Internal Gate Power Dissipation
ÎÎÎÎ
ÎÎÎÎ
5.0
ÎÎÎ
ÎÎÎ
µW
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Speed Power Product
ÎÎÎÎ
ÎÎÎÎ
0.0075
ÎÎÎ
ÎÎÎ
pJ
*Equivalent to a two–input NAND gate.
PIN ASSIGNMENT
D4
D2
D1
D0
OUTPUT
ENABLE
GND
D7
D6
D5
D3 5
4
3
2
1
10
9
8
7
6
14
15
16
17
18
19
20
11
12
13
Q3
Q2
Q1
Q0
VCC
LATCH
ENABLE
Q7
Q6
Q5
Q4
FUNCTION TABLE
Inputs Output
Output Latch
Enable Enable D Q
LHHH
LHLL
L L X No Change
HXXZ
X = Don’t Care
Z = High Impedance
DW SUFFIX
SOIC PACKAGE
CASE 751D–04
N SUFFIX
PLASTIC PACKAGE
CASE 738–03
ORDERING INFORMATION
MC54HCXXXAJ
MC74HCXXXAN
MC74HCXXXADW
MC74HCXXXADT
Ceramic
Plastic
SOIC
TSSOP
J SUFFIX
CERAMIC PACKAGE
CASE 732–03
1
20
1
20
1
20
DT SUFFIX
TSSOP PACKAGE
CASE 948E–02
1
20
MC54/74HC573A
MOTOROLA High–Speed CMOS Logic Data
DL129 — Rev 6
2
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
MAXIMUM RATINGS*
ÎÎÎ
ÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
Value
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎ
ÎÎÎ
VCC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Voltage (Referenced to GND)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 0.5 to + 7.0
ÎÎÎ
ÎÎÎ
V
ÎÎÎ
ÎÎÎ
Vin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Voltage (Referenced to GND)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 0.5 to VCC + 0.5
ÎÎÎ
ÎÎÎ
V
ÎÎÎ
ÎÎÎ
Vout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Output Voltage (Referenced to GND)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 0.5 to VCC + 0.5
ÎÎÎ
ÎÎÎ
V
ÎÎÎ
ÎÎÎ
Iin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Current, per Pin
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
±20
ÎÎÎ
ÎÎÎ
mA
ÎÎÎ
ÎÎÎ
Iout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Output Current, per Pin
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
±35
ÎÎÎ
ÎÎÎ
mA
ÎÎÎ
ÎÎÎ
ICC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Current, VCC and GND Pins
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
±75
ÎÎÎ
ÎÎÎ
mA
ÎÎÎ
Î
Î
Î
ÎÎÎ
PD
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Power Dissipation in Still Air, Plastic or Ceramic DIP†
SOIC Package†
TSSOP Package†
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
750
500
450
ÎÎÎ
Î
Î
Î
ÎÎÎ
mW
ÎÎÎ
ÎÎÎ
Tstg
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Storage Temperature
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 65 to + 150
ÎÎÎ
ÎÎÎ
_
C
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
TL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Lead Temperature, 1 mm from Case for 10 Seconds
(Plastic DIP, TSSOP or SOIC Package)
(Ceramic DIP)
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
260
300
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
_
C
*Maximum Ratings are those values beyond which damage to the device may occur.
Functional operation should be restricted to the Recommended Operating Conditions.
†Derating — Plastic DIP: –10 mW/
_
C from 65
_
to 125
_
C
Ceramic DIP: –10 mW/
_
C from 100
_
to 125
_
C
SOIC Package: –7 mW/
_
C from 65
_
to 125
_
C
TSSOP Package: –6.1 mW/°C from 65
_
to 125
_
C
For high frequency or heavy load considerations, see Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).
RECOMMENDED OPERATING CONDITIONS
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎ
ÎÎÎÎ
VCC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Voltage (Referenced to GND)
ÎÎÎ
ÎÎÎ
2.0
ÎÎÎ
ÎÎÎ
6.0
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
Vin, Vout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Voltage, Output V oltage (Referenced to GND)
ÎÎÎ
ÎÎÎ
0
ÎÎÎ
ÎÎÎ
VCC
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
TA
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Operating Temperature, All Package T ypes
ÎÎÎ
ÎÎÎ
– 55
ÎÎÎ
ÎÎÎ
+ 125
ÎÎÎ
ÎÎÎ
_
C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
tr, tf
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Input Rise and Fall T ime VCC = 2.0 V
(Figure 1) VCC = 4.5 V
VCC = 6.0 V
ÎÎÎ
Î
Î
Î
ÎÎÎ
0
0
0
ÎÎÎ
Î
Î
Î
ÎÎÎ
1000
500
400
ÎÎÎ
Î
Î
Î
ÎÎÎ
ns
DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)
ÎÎÎÎ
ÎÎÎÎ
Sbl
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
P
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
T C di i
ÎÎÎÎ
ÎÎÎÎ
V
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎ
ÎÎÎ
Ui
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Test Conditions
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VCC
V
ÎÎÎ
Î
ÎÎ
ÎÎÎ
– 55 to
25
_
C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
v
85
_
C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
v
125
_
C
ÎÎÎ
Î
Î
Î
ÎÎÎ
Unit
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VIH
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Minimum High–Level Input
Voltage
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vout = 0.1 V or VCC – 0.1 V
|Iout|
v
20 µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
1.5
2.1
3.15
4.2
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
1.5
2.1
3.15
4.2
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
1.5
2.1
3.15
4.2
ÎÎÎ
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VIL
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Low–Level Input
Voltage
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vout = 0.1 V or VCC – 0.1 V
|Iout|
v
20 µA
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
0.5
0.9
1.35
1.8
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
0.5
0.9
1.35
1 8
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
0.5
0.9
1.35
1.8
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VOH
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Minimum High–Level Output
Voltage
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL
|Iout|
v
20 µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
1.9
4.4
5.9
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
1.9
4.4
5.9
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
1.9
4.4
5.9
ÎÎÎ
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL |Iout| ≤ 2.4mA
|Iout|
v
6.0 mA
|Iout|
v
7.8 mA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
2.48
3.98
5.48
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.34
3.84
5.34
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.2
3.7
5.2
ÎÎÎ
Î
Î
Î
ÎÎÎ
NOTE:Information on typical parametric values can be found in Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).
This device contains protection
circuitry to guard against damage
due to high static voltages or electric
fields. However, precautions must
be taken to avoid applications of any
voltage higher than maximum rated
voltages to this high–impedance cir-
cuit. For proper operation, Vin and
Vout should be constrained to the
range GND
v
(Vin or V out)
v
VCC.
Unused inputs must always be
tied to an appropriate logic voltage
level (e.g., either GND or VCC).
Unused outputs must be left open.
MC54/74HC573A
High–Speed CMOS Logic Data
DL129 — Rev 6 3 MOTOROLA
DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)
ÎÎÎÎ
ÎÎÎÎ
Sbl
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
P
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
T C di i
ÎÎÎÎ
ÎÎÎÎ
V
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎ
ÎÎÎ
Ui
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Test Conditions
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VCC
V
ÎÎÎ
Î
ÎÎ
ÎÎÎ
– 55 to
25
_
C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
v
85
_
C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
v
125
_
C
ÎÎÎ
Î
Î
Î
ÎÎÎ
Unit
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VOL
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Low–Level Output
Voltage
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vout = 0.1 V or VCC – 0.1 V
|Iout|
v
20 µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
0.1
0.1
0.1
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.1
0.1
0.1
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.1
0.1
0.1
ÎÎÎ
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL |Iout| ≤ 2.4mA
|Iout|
v
6.0 mA
|Iout|
v
7.8 mA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
0.26
0.26
0.26
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.33
0.33
0.33
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.4
0.4
0.4
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Iin
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Maximum Input Leakage Current
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Vin = VCC or GND
ÎÎÎÎ
ÎÎÎÎ
6.0
ÎÎÎ
ÎÎÎ
±0.1
ÎÎÎÎ
ÎÎÎÎ
±1.0
ÎÎÎÎ
ÎÎÎÎ
±1.0
ÎÎÎ
ÎÎÎ
µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
IOZ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Three–State Leakage
Current
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Output in High–Impedance State
Vin = VIL or VIH
Vout = VCC or GND
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
– 0.5
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
– 5.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
– 10
ÎÎÎ
Î
Î
Î
ÎÎÎ
µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ICC
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Quiescent Supply
Current (per Package)
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VCC or GND
IIoutI = 0 µA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
4.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
40
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
160
ÎÎÎ
Î
Î
Î
ÎÎÎ
µA
NOTE:Information on typical parametric values can be found in Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).
AC ELECTRICAL CHARACTERISTICS (CL = 50 pF, Input tr = tf = 6.0 ns)
ÎÎÎÎ
ÎÎÎÎ
Sbl
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
P
ÎÎÎÎ
ÎÎÎÎ
V
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎ
ÎÎÎ
Ui
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VCC
V
ÎÎÎ
Î
ÎÎ
ÎÎÎ
– 55 to
25
_
C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
v
85
_
C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
v
125
_
C
ÎÎÎ
Î
Î
Î
ÎÎÎ
Unit
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPLH,
tPHL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, Input D to Q
(Figures 1 and 5)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
150
100
30
26
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
190
140
38
33
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
225
180
45
38
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPLH,
tPHL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, Latch Enable to Q
(Figures 2 and 5)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
160
105
32
27
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
200
145
40
34
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
240
190
48
41
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPLZ,
tPHZ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, Output Enable to Q
(Figures 3 and 6)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
150
100
30
26
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
190
125
38
33
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
225
150
45
38
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPZL,
tPZH
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, Output Enable to Q
(Figures 3 and 6)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
150
100
30
26
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
190
125
38
33
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
225
150
45
38
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tTLH,
tTHL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Output T ransition Time, Any Output
(Figures 1 and 5)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
60
27
12
10
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
75
32
15
13
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
90
36
18
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
Cin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Input Capacitance
ÎÎÎ
ÎÎÎ
10
ÎÎÎÎ
ÎÎÎÎ
10
ÎÎÎÎ
ÎÎÎÎ
10
ÎÎÎ
ÎÎÎ
pF
ÎÎÎÎ
ÎÎÎÎ
Cout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Three–State Output Capacitance (Output in High–Impedance State)
ÎÎÎ
ÎÎÎ
15
ÎÎÎÎ
ÎÎÎÎ
15
ÎÎÎÎ
ÎÎÎÎ
15
ÎÎÎ
ÎÎÎ
pF
NOTE:For propagation delays with loads other than 50 pF, and information on typical parametric values, see Chapter 2 of the Motorola High–
Speed CMOS Data Book (DL129/D).
C
P Di i i C i (P E bl d O )*
Typical @ 25°C, VCC = 5.0 V
F
CPD Power Dissipation Capacitance (Per Enabled Output)* 23 pF
*Used to determine the no–load dynamic power consumption: PD = CPD VCC2f + ICC VCC. For load considerations, see Chapter 2 of the
Motorola High–Speed CMOS Data Book (DL129/D).
MC54/74HC573A
MOTOROLA High–Speed CMOS Logic Data
DL129 — Rev 6
4
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
TIMING REQUIREMENTS (CL = 50 pF, Input tr = tf = 6.0 ns)
ÎÎÎÎ
ÎÎÎÎ
Sbl
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
P
ÎÎÎ
ÎÎÎ
Fi
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎ
ÎÎÎ
Ui
ÎÎÎÎ
ÎÎÎÎ
Sbl
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
P
ÎÎÎ
ÎÎÎ
Fi
ÎÎÎ
ÎÎÎ
V
CC
ÎÎÎÎÎ
ÎÎÎÎÎ
– 55 to 25
_
C
ÎÎÎÎÎ
ÎÎÎÎÎ
v
85
_
C
ÎÎÎÎ
ÎÎÎÎ
v
125
_
C
ÎÎÎ
ÎÎÎ
Ui
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎ
ÎÎÎ
Fig.
ÎÎÎ
ÎÎÎ
VCC
Volts
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Min
ÎÎ
ÎÎ
Max
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tsu
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Setup Time, Input D to Latch Enable
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
4
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
50
40
10
9.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
65
50
13
11
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
75
60
15
13
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
th
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Hold Time, Latch Enable to Input D
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
4
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
5.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
5.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
5.0
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tw
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Pulse Width, Latch Enable
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
2
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
75
60
15
13
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
95
80
19
16
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
110
90
22
19
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tr, tf
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Input Rise and Fall Times
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
1
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
1000
800
500
400
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
1000
800
500
400
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
1000
800
500
400
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
MC54/74HC573A
High–Speed CMOS Logic Data
DL129 — Rev 6 5 MOTOROLA
SWITCHING WAVEFORMS
VCC
GND
tf
tr
INPUT D
Q
10%
50%
90%
10%
50%
90%
tTLH
tPLH tPHL
tTHL
OUTPUT
ENABLE
Q
Q
50%
50%
1.3 V 90%
10%
tPZL tPLZ
tPZH tPHZ
3.0 V
GND
HIGH
IMPEDANCE
VOL
VOH
HIGH
IMPEDANCE
*Includes all probe and jig capacitance
CL*
TEST POINT
DEVICE
UNDER
TEST
OUTPUT
*Includes all probe and jig capacitance
CL*
TEST POINT
DEVICE
UNDER
TEST
OUTPUT CONNECT TO VCC WHEN
TESTING tPLZ AND tPZL.
CONNECT TO GND WHEN
TESTING tPHZ AND tPZH.
1 k
Ω
Figure 1. Figure 2.
Figure 3. Figure 4.
VCC
GND
50%
50%
LATCH
ENABLE
tPLH tPHL
Q
tw
Figure 5. Test Circuit
Figure 6. Test Circuit
EXPANDED LOGIC DIAGRAM
D
LE Q
D0 219 Q0
D
LE Q
D1 318 Q1
D
LE Q
D2 417 Q2
D
LE Q
D3 516 Q3
D
LE Q
D4 615 Q4
D
LE Q
D5 714 Q5
D
LE Q
D6 813 Q6
D
LE Q
D7 912 Q7
LATCH ENABLE
OUTPUT ENABLE
11
1
VCC
GND
VCC
GND
50%
50%
VALID
tSU th
INPUT D
LATCH
ENABLE
MC54/74HC573A
MOTOROLA High–Speed CMOS Logic Data
DL129 — Rev 6
6
OUTLINE DIMENSIONS
J SUFFIX
CERAMIC PACKAGE
CASE 732–03
ISSUE E
N SUFFIX
PLASTIC PACKAGE
CASE 738–03
ISSUE E
DW SUFFIX
PLASTIC SOIC PACKAGE
CASE 751D–04
ISSUE E
NOTES:
1. LEADS WITHIN 0.25 (0.010) DIAMETER, TRUE
POSITION AT SEATING PLANE, AT MAXIMUM
MATERIAL CONDITION.
2. DIMENSION L TO CENTER OF LEADS WHEN
FORMED PARALLEL.
3. DIMENSIONS A AND B INCLUDE MENISCUS.
DIM MIN MAX MIN MAX
INCHESMILLIMETERS
A23.88 25.15 0.940 0.990
B6.60 7.49 0.260 0.295
C3.81 5.08 0.150 0.200
D0.38 0.56 0.015 0.022
F1.40 1.65 0.055 0.065
G2.54 BSC 0.100 BSC
H0.51 1.27 0.020 0.050
J0.20 0.30 0.008 0.012
K3.18 4.06 0.125 0.160
L7.62 BSC 0.300 BSC
M0 15 0 15
N0.25 1.02 0.010 0.040
____
A
20
110
11
B
FC
SEATING
PLANE
D
HGK
NJM
L
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEAD WHEN
FORMED PARALLEL.
4. DIMENSION B DOES NOT INCLUDE MOLD
FLASH.
M
L
J20 PL
M
B
M
0.25 (0.010) T
DIM MIN MAX MIN MAX
MILLIMETERSINCHES
A25.66 27.171.010 1.070
B6.10 6.600.240 0.260
C3.81 4.570.150 0.180
D0.39 0.550.015 0.022
G2.54 BSC0.100 BSC
J0.21 0.380.008 0.015
K2.80 3.550.110 0.140
L7.62 BSC0.300 BSC
M0 15 0 15
N0.51 1.010.020 0.040
____
E1.27 1.770.050 0.070
1
11
10
20
–A–
SEATING
PLANE
K
N
FG
D20 PL
–T–
M
A
M
0.25 (0.010) T
E
B
C
F1.27 BSC0.050 BSC
NOTES:
1. DIMENSIONING AND TOLERANCING PER
ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE
MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.150
(0.006) PER SIDE.
5. DIMENSION D DOES NOT INCLUDE
DAMBAR PROTRUSION. ALLOWABLE
DAMBAR PROTRUSION SHALL BE 0.13
(0.005) TOTAL IN EXCESS OF D DIMENSION
AT MAXIMUM MATERIAL CONDITION.
–A–
–B–
20
1
11
10
S
A
M
0.010 (0.25) B S
T
D20X
M
B
M
0.010 (0.25)
P10X
J
F
G
18X K
C
–T–
SEATING
PLANE
M
RX 45
_
DIM MIN MAX MIN MAX
INCHESMILLIMETERS
A12.65 12.95 0.499 0.510
B7.40 7.60 0.292 0.299
C2.35 2.65 0.093 0.104
D0.35 0.49 0.014 0.019
F0.50 0.90 0.020 0.035
G1.27 BSC 0.050 BSC
J0.25 0.32 0.010 0.012
K0.10 0.25 0.004 0.009
M0 7 0 7
P10.05 10.55 0.395 0.415
R0.25 0.75 0.010 0.029
____
MC54/74HC573A
High–Speed CMOS Logic Data
DL129 — Rev 6 7 MOTOROLA
OUTLINE DIMENSIONS
DT SUFFIX
PLASTIC TSSOP PACKAGE
CASE 948E–02
ISSUE A
DIM
AMIN MAX MIN MAX
INCHES
6.60 0.260
MILLIMETERS
B4.30 4.50 0.169 0.177
C1.20 0.047
D0.05 0.15 0.002 0.006
F0.50 0.75 0.020 0.030
G0.65 BSC 0.026 BSC
H0.27 0.37 0.011 0.015
J0.09 0.20 0.004 0.008
J1 0.09 0.16 0.004 0.006
K0.19 0.30 0.007 0.012
K1 0.19 0.25 0.007 0.010
L6.40 BSC 0.252 BSC
M0 8 0 8
____
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSION A DOES NOT INCLUDE MOLD FLASH,
PROTRUSIONS OR GATE BURRS. MOLD FLASH
OR GATE BURRS SHALL NOT EXCEED 0.15
(0.006) PER SIDE.
4. DIMENSION B DOES NOT INCLUDE INTERLEAD
FLASH OR PROTRUSION. INTERLEAD FLASH OR
PROTRUSION SHALL NOT EXCEED 0.25 (0.010)
PER SIDE.
5. DIMENSION K DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN
EXCESS OF THE K DIMENSION AT MAXIMUM
MATERIAL CONDITION.
6. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
7. DIMENSION A AND B ARE TO BE DETERMINED
AT DATUM PLANE –W–.
ÍÍÍÍ
ÍÍÍÍ
ÍÍÍÍ
110
1120
PIN 1
IDENT
A
B
–T–
0.100 (0.004)
C
DGH
SECTION N–N
K
K1
JJ1
N
N
M
F
–W–
SEATING
PLANE
–V–
–U–
S
U
M
0.10 (0.004) V S
T
20X REFK
L
L/2
2X
S
U0.15 (0.006) T
DETAIL E
0.25 (0.010)
DETAIL E
6.40 0.252
––– –––
S
U0.15 (0.006) T
Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding
the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and
specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters which may be provided in Motorola
data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals”
must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of
others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other
applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury
or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola
and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees
arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that
Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal
Opportunity/Af firmative Action Employer.
How to reach us:
USA/EUROPE/Locations Not Listed: Motorola Literature Distribution; JAPAN: Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, 6F Seibu–Butsuryu–Center,
P.O. Box 20912; Phoenix, Arizona 85036. 1–800–441–2447 or 602–303–5454 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 03–81–3521–8315
MFAX: RMF AX0@email.sps.mot.com – T OUCHTONE 602–244–6609 ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park,
INTERNET: http://Design–NET.com 5 1 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298
MC74HC573A/D
*MC74HC573A/D*
◊
