MC14052BP - ON Semiconductor - Datasheet.Directory

 Semiconductor Components Industries, LLC, 2000

August, 2000 – Rev. 4 1Publication Order Number:

MC14051B/D

MC14051B, MC14052B,

MC14053B

Analog

Multiplexers/Demultiplexers

The MC14051B, MC14052B, and MC14053B analog multiplexers

are digitally–controlled analog switches. The MC14051B effectively

implements an SP8T solid state switch, the MC14052B a DP4T, and

the MC14053B a Triple SPDT. All three devices feature low ON

impedance and very low OFF leakage current. Control of analog

signals up to the complete supply voltage range can be achieved.

•Triple Diode Protection on Control Inputs

•Switch Function is Break Before Make

•Supply Voltage Range = 3.0 Vdc to 18 Vdc

•Analog Voltage Range (VDD – VEE) = 3.0 to 18 V

Note: VEE must be  VSS

•Linearized Transfer Characteristics

•Low–noise – 12 nV/√Cycle, f ≥ 1.0 kHz Typical

•Pin–for–Pin Replacement for CD4051, CD4052, and CD4053

•For 4PDT Switch, See MC14551B

•For Lower RON, Use the HC4051, HC4052, or HC4053 High–Speed

CMOS Devices

MAXIMUM RATINGS (Note 1.)

Symbol Parameter Value Unit

VDD DC Supply Voltage (Referenced

to VEE, VSS ≥ VEE)–0.5 to +18.0 V

Vin, Vout Input or Output Voltage Range

(DC or Transient) (Referen–

ced to VSS for Control Inputs

and VEE for Switch I/O)

–0.5 to VDD + 0.5 V

Iin Input Current (DC or Transient)

per Control Pin ±10 mA

ISW Switch Through Current ±25 mA

PDPower Dissipation,

per Package (Note 2.) 500 mW

TAAmbient Temperature Range –55 to +125 °C

Tstg Storage Temperature Range –65 to +150 °C

TLLead Temperature

(8–Second Soldering) 260 °C

1. Maximum Ratings are those values beyond which damage to the device

may occur.

2. Temperature Derating:

Plastic “P and D/DW” Packages: – 7.0 mW/C From 65C To 125C

This device contains protection circuitry to guard against damage due to high

static voltages or electric fields. However, precautions must be taken to avoid

applications of any voltage higher than maximum rated voltages to this

high–impedance circuit. For proper operation, Vin and Vout should be constrained

to the range VSS  (Vin or Vout)  VDD.

Unused inputs must always be tied to an appropriate logic voltage level (e.g.,

either VSS, VEE or VDD). Unused outputs must be left open.

http://onsemi.com

xx = Specific Device Code

A = Assembly Location

WL, L = Wafer Lot

YY, Y = Year

WW, W = Work Week

MARKING

DIAGRAMS

1

16

PDIP–16

P SUFFIX

CASE 648

MC140xxBCP

AWLYYWW

SOIC–16

D SUFFIX

CASE 751B 1

16

140xxB

AWLYWW

SOEIAJ–16

F SUFFIX

CASE 966

1

16

MC140xxB

ALYW

TSSOP–16

DT SUFFIX

CASE 948F

14

0xxB

ALYW

1

16

See detailed ordering and shipping information in the package

dimensions section on page 12 of this data sheet.

ORDERING INFORMATION

MC14051B, MC14052B, MC14053B

http://onsemi.com

2

MC14051B

8–Channel Analog

Multiplexer/Demultiplexer

MC14052B

Dual 4–Channel Analog

Multiplexer/Demultiplexer

MC14053B

Triple 2–Channel Analog

Multiplexer/Demultiplexer

VDD = PIN 16

VSS = PIN 8

VEE = PIN 7

Note: Control Inputs referenced to VSS, Analog Inputs and Outputs reference to VEE. VEE must be ≤ VSS.

INHIBIT

A

B

C

X0

X1

X2

X3

X4

X5

X6

X7

X

4

2

5

1

12

15

14

13

9

10

11

6

CONTROLS

SWITCHES

IN/OUT

COMMON

OUT/IN

3

4

2

5

1

11

15

14

12

9

10

6

CONTROLS

SWITCHES

IN/OUT

13

3

COMMONS

OUT/IN

X

Y

VDD = PIN 16

VSS = PIN 8

VEE = PIN 7

3

5

1

2

13

12

9

10

11

6

CONTROLS

SWITCHES

IN/OUT

14

15

4

X

Y

Z

COMMONS

OUT/IN

VDD = PIN 16

VSS = PIN 8

VEE = PIN 7

INHIBIT

A

B

X0

X1

X2

X3

Y0

Y1

Y2

Y3

INHIBIT

A

B

C

X0

Y0

Y1

Z0

Z1

X1

PIN ASSIGMENT

MC14051B MC14052B MC14053B

13

14

15

16

9

10

11

125

4

3

2

1

8

7

6

X3

X0

X1

X2

VDD

C

B

A

X7

X

X6

X4

VSS

VEE

INH

X5

13

14

15

16

9

10

11

125

4

3

2

1

8

7

6

X0

X

X1

X2

VDD

B

A

X3

Y3

Y

Y2

Y0

VSS

VEE

INH

Y1

13

14

15

16

9

10

11

125

4

3

2

1

8

7

6

X0

X1

X

Y

VDD

C

B

A

Z

Z1

Y0

Y1

VSS

VEE

INH

Z0

MC14051B, MC14052B, MC14053B

http://onsemi.com

3

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ELECTRICAL CHARACTERISTICS

ÎÎÎÎÎÎÎÎ

ÎÎÎÎ

ÎÎ

ÎÎÎÎÎÎÎ

ÎÎÎÎÎ

– 55C

ÎÎÎÎÎÎÎ

25C

ÎÎÎÎÎ

125C

ÎÎ

ÎÎÎÎÎÎÎÎ

Characteristic

ÎÎÎÎ

Symbol

ÎÎ

VDD

ÎÎÎÎÎÎÎ

Test Conditions

ÎÎÎ

Min

ÎÎÎ

Max

ÎÎ

Min

ÎÎÎÎ

Typ (3.)

ÎÎÎ

Max

ÎÎÎ

Min

ÎÎÎ

Max

ÎÎ

Unit

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

SUPPLY REQUIREMENTS (Voltages Referenced to VEE)

ÎÎÎÎÎÎÎÎ

Power Supply Voltage

Range

ÎÎÎÎ

VDD

ÎÎ

—

ÎÎÎÎÎÎÎ

VDD – 3.0 ≥ VSS ≥ VEE

ÎÎÎ

3.0

ÎÎÎ

18

ÎÎ

3.0

ÎÎÎÎ

—

ÎÎÎ

18

ÎÎÎ

3.0

ÎÎÎ

18

ÎÎ

V

ÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎ

Quiescent Current Per

Package

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

IDD

ÎÎ

5.0

10

15

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Control Inputs:

Vin = VSS or VDD,

Switch I/O: VEE  VI/O

 VDD, and ∆Vswitch

 500 mV (4.)

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

5.0

10

20

ÎÎ

—

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.005

0.010

0.015

ÎÎÎ

Î

ÎÎÎ

5.0

10

20

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

150

300

600

ÎÎ

µA

ÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎ

Total Supply Current

(Dynamic Plus

Quiescent, Per Package

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

ID(AV)

ÎÎ

5.0

10

15

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

TA = 25C only (The

channel component,

(Vin – Vout)/Ron, is

not included.)

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

(0.07 µA/kHz) f + IDD

Typical (0.20 µA/kHz) f + IDD

(0.36 µA/kHz) f + IDD

ÎÎ

µA

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

CONTROL INPUTS — INHIBIT, A, B, C (Voltages Referenced to VSS)

ÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎ

Low–Level Input Voltage

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VIL

ÎÎ

5.0

10

15

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Ron = per spec,

Ioff = per spec

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

1.5

3.0

4.0

ÎÎ

—

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.25

4.50

6.75

ÎÎÎ

Î

ÎÎÎ

1.5

3.0

4.0

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

1.5

3.0

4.0

ÎÎ

V

ÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎ

High–Level Input Voltage

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VIH

ÎÎ

5.0

10

15

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Ron = per spec,

Ioff = per spec

ÎÎÎ

Î

ÎÎÎ

3.5

7.0

11

ÎÎÎ

Î

ÎÎÎ

—

ÎÎ

3.5

7.0

11

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.75

5.50

8.25

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

3.5

7.0

11

ÎÎÎ

Î

ÎÎÎ

—

ÎÎ

V

ÎÎÎÎÎÎÎÎ

Input Leakage Current

ÎÎÎÎ

Iin

ÎÎ

15

ÎÎÎÎÎÎÎ

Vin = 0 or VDD

ÎÎÎ

—

ÎÎÎ

± 0.1

ÎÎ

—

ÎÎÎÎ

±0.00001

ÎÎÎ

± 0.1

ÎÎÎ

—

ÎÎÎ

1.0

ÎÎ

µA

ÎÎÎÎÎÎÎÎ

Input Capacitance

ÎÎÎÎ

Cin

ÎÎ

—

ÎÎÎÎÎÎÎ

ÎÎÎ

—

ÎÎÎ

—

ÎÎ

—

ÎÎÎÎ

5.0

ÎÎÎ

7.5

ÎÎÎ

—

ÎÎÎ

—

ÎÎ

pF

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

SWITCHES IN/OUT AND COMMONS OUT/IN — X, Y, Z (Voltages Referenced to VEE)

ÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎ

Recommended

Peak–to–Peak Voltage

Into or Out of the Switch

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VI/O

ÎÎ

—

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Channel On or Off

ÎÎÎ

Î

ÎÎÎ

0

ÎÎÎ

Î

ÎÎÎ

VDD

ÎÎ

0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

VDD

ÎÎÎ

Î

ÎÎÎ

0

ÎÎÎ

Î

ÎÎÎ

VDD

ÎÎ

VPP

ÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎ

Recommended Static or

Dynamic Voltage Across

the Switch (4.) (Figure 5)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

∆Vswitch

ÎÎ

—

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Channel On

ÎÎÎ

Î

ÎÎÎ

0

ÎÎÎ

Î

ÎÎÎ

600

ÎÎ

0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

600

ÎÎÎ

Î

ÎÎÎ

0

ÎÎÎ

Î

ÎÎÎ

300

ÎÎ

mV

ÎÎÎÎÎÎÎÎ

Output Offset Voltage

ÎÎÎÎ

VOO

ÎÎ

—

ÎÎÎÎÎÎÎ

Vin = 0 V, No Load

ÎÎÎ

—

ÎÎÎ

—

ÎÎ

—

ÎÎÎÎ

10

ÎÎÎ

—

ÎÎÎ

—

ÎÎÎ

—

ÎÎ

µV

ÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎ

ON Resistance

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

Ron

ÎÎ

5.0

10

15

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

∆Vswitch  500 mV (4.)

Vin = VIL or VIH

(Control), and Vin =

0 to VDD (Switch)

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

800

400

220

ÎÎ

—

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

250

120

80

ÎÎÎ

Î

ÎÎÎ

1050

500

280

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

1200

520

300

ÎÎ

Ω

ÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎ

∆ON Resistance Between

Any Two Channels in the

Same Package

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

∆Ron

ÎÎ

5.0

10

15

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

70

50

45

ÎÎ

—

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

25

10

ÎÎÎ

Î

ÎÎÎ

70

50

45

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

135

95

65

ÎÎ

Ω

ÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎ

Off–Channel Leakage

Current (Figure 10)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

Ioff

ÎÎ

15

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Vin = VIL or VIH

(Control) Channel to

Channel or Any One

Channel

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

± 100

ÎÎ

—

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

± 0.05

ÎÎÎ

Î

ÎÎÎ

± 100

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

±1000

ÎÎ

nA

ÎÎÎÎÎÎÎÎ

Capacitance, Switch I/O

ÎÎÎÎ

CI/O

ÎÎ

—

ÎÎÎÎÎÎÎ

Inhibit = VDD

ÎÎÎ

—

ÎÎÎ

—

ÎÎ

—

ÎÎÎÎ

10

ÎÎÎ

—

ÎÎÎ

—

ÎÎÎ

—

ÎÎ

pF

ÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎ

Capacitance, Common O/I

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

CO/I

ÎÎ

—

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Inhibit = VDD

(MC14051B)

(MC14052B)

(MC14053B)

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

—

ÎÎ

—

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

60

32

17

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

—

ÎÎ

pF

ÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎ

Capacitance, Feedthrough

(Channel Off)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

CI/O

ÎÎ

—

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Pins Not Adjacent

Pins Adjacent

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

—

ÎÎ

—

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.15

0.47

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

—

ÎÎ

pF

3. Data labeled “Typ” is not to be used for design purposes, but is intended as an indication of the IC’s potential performance.

4. For voltage drops across the switch (∆Vswitch) > 600 mV ( > 300 mV at high temperature), excessive VDD current may be drawn, i.e. the

current out of the switch may contain both VDD and switch input components. The reliability of the device will be unaffected unless the

Maximum Ratings are exceeded. (See first page of this data sheet.)

MC14051B, MC14052B, MC14053B

http://onsemi.com

4

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ELECTRICAL CHARACTERISTICS (5.) (CL = 50 pF, TA = 25C) (VEE  VSS unless otherwise indicated)

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Characteristic

ÎÎÎÎÎ

Symbol

ÎÎÎÎÎ

VDD – VEE

Vdc

ÎÎÎÎÎ

Typ (6.)

All Types

ÎÎÎÎÎ

Max

ÎÎÎ

Unit

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Propagation Delay Times (Figure 6)

Switch Input to Switch Output (RL = 10 kΩ)

MC14051

tPLH, tPHL = (0.17 ns/pF) CL + 26.5 ns

tPLH, tPHL = (0.08 ns/pF) CL + 11 ns

tPLH, tPHL = (0.06 ns/pF) CL + 9.0 ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tPLH, tPHL

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

5.0

10

15

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

35

15

12

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

90

40

30

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

MC14052

tPLH, tPHL = (0.17 ns/pF) CL + 21.5 ns

tPLH, tPHL = (0.08 ns/pF) CL + 8.0 ns

tPLH, tPHL = (0.06 ns/pF) CL + 7.0 ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

5.0

10

15

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

30

12

10

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

75

30

25

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

MC14053

tPLH, tPHL = (0.17 ns/pF) CL + 16.5 ns

tPLH, tPHL = (0.08 ns/pF) CL + 4.0 ns

tPLH, tPHL = (0.06 ns/pF) CL + 3.0 ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

5.0

10

15

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

25

8.0

6.0

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

65

20

15

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Inhibit to Output (RL = 10 kΩ, VEE = VSS)

Output “1” or “0” to High Impedance, or

High Impedance to “1” or “0” Level

MC14051B

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tPHZ, tPLZ,

tPZH, tPZL

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

5.0

10

15

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

350

170

140

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

700

340

280

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

MC14052B

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

5.0

10

15

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

300

155

125

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

600

310

250

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

MC14053B

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

5.0

10

15

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

275

140

110

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

550

280

220

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Control Input to Output (RL = 10 kΩ, VEE = VSS)

MC14051B

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tPLH, tPHL

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

5.0

10

15

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

360

160

120

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

720

320

240

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

MC14052B

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

5.0

10

15

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

325

130

90

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

650

260

180

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

MC14053B

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

5.0

10

15

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

300

120

80

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

600

240

160

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Second Harmonic Distortion

(RL = 10KΩ, f = 1 kHz) Vin = 5 VPP

ÎÎÎÎÎ

—

ÎÎÎÎÎ

10

ÎÎÎÎÎ

0.07

ÎÎÎÎÎ

—

ÎÎÎ

%

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Bandwidth (Figure 7)

(RL = 1 kΩ, Vin = 1/2 (VDD–VEE) p–p, CL = 50pF

20 Log (Vout/Vin) = – 3 dB)

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

BW

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

10

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

17

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

MHz

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Off Channel Feedthrough Attenuation (Figure 7)

RL = 1KΩ, Vin = 1/2 (VDD – VEE) p–p

fin = 4.5 MHz — MC14051B

fin = 30 MHz — MC14052B

fin = 55 MHz — MC14053B

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

—

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

10

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

– 50

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

dB

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Channel Separation (Figure 8)

(RL = 1 kΩ, Vin = 1/2 (VDD–VEE) p–p,

fin = 3.0 MHz

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

—

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

10

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

– 50

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

dB

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Crosstalk, Control Input to Common O/I (Figure 9)

(R1 = 1 kΩ, RL = 10 kΩ

Control tTLH = tTHL = 20 ns, Inhibit = VSS)

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

—

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

10

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

75

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

—

ÎÎÎ

Î

ÎÎÎ

mV

5. The formulas given are for the typical characteristics only at 25C.

6. Data labelled “Typ” is not lo be used for design purposes but In intended as an indication of the IC’s potential performance.

MC14051B, MC14052B, MC14053B

http://onsemi.com

5

Figure 1. Switch Circuit Schematic

IN/OUT

LEVEL

CONVERTED

CONTROL

VDD

VEE

VDD VDD

VDD

OUT/IN

VEE

IN/OUT OUT/IN

CONTROL

TRUTH TABLE

Control Inputs

Select ON Switches

Inhibit C* B A MC14051B MC14052B MC14053B

0 0 0 0 X0 Y0 X0 Z0 Y0 X0

0 0 01 X1 Y1 X1 Z0 Y0 X1

0 0 10 X2 Y2 X2 Z0 Y1 X0

0 0 11 X3 Y3 X3 Z0 Y1 X1

0 1 0 0 X4 Z1 Y0 X0

0 1 01 X5 Z1 Y0 X1

0 1 10 X6 Z1 Y1 X0

0 1 11 X7 Z1 Y1 X1

1 x x x None None None

*Not applicable for MC14052

x = Don’t Care

Figure 3. MC14052B Functional Diagram Figure 4. MC14053B Functional Diagram

16 VDD

8V

SS 7V

EE

13X

3Y

BINARY TO 1-OF-4

DECODER WITH

INHIBIT

LEVEL

CONVERTER

INH6

A10

B9

X012

X114

X215

X311

Y01

Y15

Y22

Y34

BINARY TO 1-OF-2

DECODER WITH

INHIBIT

LEVEL

CONVERTER

16 VDD

8V

SS 7V

EE

14X

15Y

4Z

INH6

A11

B10

C9

X012

X113

Y02

Y11

Z05

Z13

Figure 2. MC14051B Functional Diagram

INH6

A11

B10

C9

X013

X114

X215

X312

X41

X55

X62

X74

8V

SS 7V

EE

16 VDD

3X

BINARY TO 1-OF-8

DECODER WITH

INHIBIT

LEVEL

CONVERTER

MC14051B, MC14052B, MC14053B

http://onsemi.com

6

TEST CIRCUITS

Figure 5. ∆V Across Switch Figure 6. Propagation Delay Times,

Control and Inhibit to Output

Figure 7. Bandwidth and Off–Channel

Feedthrough Attenuation Figure 8. Channel Separation

(Adjacent Channels Used For Setup)

Figure 9. Crosstalk, Control Input to

Common O/I Figure 10. Off Channel Leakage

CONTROL

SECTION

OF IC

SOURCE

V

ON SWITCH

PULSE

GENERATOR

INH

A

B

C

RLCL

Vout

VDD VEE VEE VDD

INH

A

B

C

VSS

Vin

RLCL = 50 pF

Vout

VDD - VEE

2

INH

A

B

C

OFF

ON

RL

RLCL = 50 pF

Vout

Vin

VDD - VEE

2

INH

A

B

C

R1

RLCL = 50 pF

Vout

CONTROL

SECTION

OF IC

OFF CHANNEL UNDER TEST

OTHER

CHANNEL(S)

COMMON

VDD

VEE

VDD

VEE

VDD

NOTE: See also Figures 7 and 8 in the MC14016B

data sheet.

A, B, and C inputs used to turn ON

or OFF

the switch under test.

LOAD

MC14051B, MC14052B, MC14053B

http://onsemi.com

7

Figure 11. Channel Resistance (RON) Test Circuit

VDD

VEE = VSS

10 k

VDD

KEITHLEY 160

DIGITAL

MULTIMETER

1 kΩ

RANGE X-Y

PLOTTER

TYPICAL RESISTANCE CHARACTERISTICS

Figure 12. VDD = 7.5 V, VEE = – 7.5 V Figure 13. VDD = 5.0 V, VEE = – 5.0 V

RON, ON" RESISTANCE (OHMS)

350

300

250

200

150

100

0

50

-8.0-10 -6.0 -4.0 -2.0 0 0.2 4.0 6.0 8.0 10

Vin, INPUT VOLTAGE (VOLTS)

TA = 125°C

25°C

-55°C

RON, ON" RESISTANCE (OHMS)

350

300

250

200

150

100

0

50

-8.0-10 -6.0 -4.0 -2.0 0 0.2 4.0 6.0 8.0 10

Vin, INPUT VOLTAGE (VOLTS)

TA = 125°C

25°C

-55°C

Figure 14. VDD = 2.5 V, VEE = – 2.5 V

RON, ON" RESISTANCE (OHMS)

700

600

500

400

300

200

0

100

-8.0-10 -6.0 -4.0 -2.0 0 0.2 4.0 6.0 8.0 10

Vin, INPUT VOLTAGE (VOLTS)

TA = 125°C

25°C

-55°C

Figure 15. Comparison at 25°C, VDD = –VEE

RON, ON" RESISTANCE (OHMS)

350

300

250

200

150

100

0

50

-8.0-10 -6.0 -4.0 -2.0 0 0.2 4.0 6.0 8.0 10

Vin, INPUT VOLTAGE (VOLTS)

TA = 25°C

VDD = 2.5 V

5.0 V

7.5 V

MC14051B, MC14052B, MC14053B

http://onsemi.com

8

APPLICATIONS INFORMATION

Figure A illustrates use of the on–chip level converter

detailed in Figures 2, 3, and 4. The 0–to–5 V Digital Control

signal is used to directly control a 9 Vp–p analog signal.

The digital control logic levels are determined by VDD

and VSS. The VDD voltage is the logic high voltage; the VSS

voltage is logic low. For the example, VDD = + 5 V = logic

high at the control inputs; VSS = GND = 0 V = logic low.

The maximum analog signal level is determined by VDD

and VEE. The VDD voltage determines the maximum

recommended peak above VSS. The VEE voltage

determines the maximum swing below VSS. For the

example, VDD – VSS = 5 V maximum swing above VSS;

VSS – VEE = 5 V maximum swing below VSS. The example

shows a ± 4.5 V signal which allows a 1/2 volt mar gin at each

peak. If voltage transients above VDD and/or below VEE are

anticipated on the analog channels, external diodes (Dx) are

recommended a s shown in Figure B. These diodes should be

small signal types able to absorb the maximum anticipated

current surges during clipping.

The absolute maximum potential difference between

VDD and VEE is 18.0 V. Most parameters are specified up to

15 V which is the recommended maximum difference

between VDD and VEE.

Balanced supplies are not required. However, V SS must

be greater than or equal to VEE. For example, VDD = + 10

V, VSS = + 5 V, and VEE – 3 V is acceptable. See the Table

below.

Figure A. Application Example

+5 V -5 V

VDD VSS VEE

9 Vp-p

ANALOG SIGNAL

0-TO-5 V DIGITAL

CONTROL SIGNALS

SWITCH

I/O

INHIBIT,

A, B, C

COMMON

O/I

9 Vp-p

ANALOG SIGNAL

+4.5 V

–4.5 V

GND

+5 V

EXTERNAL

CMOS

DIGITAL

CIRCUITRY

MC14051B

MC14052B

MC14053B

Figure B. External Germanium or Schottky Clipping Diodes

VDD VDD

VEE VEE

DXDX

ANALOG

I/O

COMMON

O/I

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

POSSIBLE SUPPLY CONNECTIONS

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VDD

In Volts

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

VSS

In Volts

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VEE

In Volts

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Control Inputs

Logic High/Logic Low

In Volts

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Maximum Analog Signal Range

In Volts

ÎÎÎÎ

+ 8

ÎÎÎÎÎ

0

ÎÎÎÎ

– 8

ÎÎÎÎÎÎÎ

+ 8/0

ÎÎÎÎÎÎÎÎÎ

+ 8 to – 8 = 16 Vp–p

ÎÎÎÎ

+ 5

ÎÎÎÎÎ

0

ÎÎÎÎ

– 12

ÎÎÎÎÎÎÎ

+ 5/0

ÎÎÎÎÎÎÎÎÎ

+ 5 to – 12 = 17 Vp–p

ÎÎÎÎ

+ 5

ÎÎÎÎÎ

0

ÎÎÎÎ

0

ÎÎÎÎÎÎÎ

+ 5/0

ÎÎÎÎÎÎÎÎÎ

+ 5 to 0 = 5 Vp–p

ÎÎÎÎ

+ 5

ÎÎÎÎÎ

0

ÎÎÎÎ

– 5

ÎÎÎÎÎÎÎ

+ 5/0

ÎÎÎÎÎÎÎÎÎ

+ 5 to – 5 = 10 Vp–p

ÎÎÎÎ

+ 10

ÎÎÎÎÎ

+ 5

ÎÎÎÎ

– 5

ÎÎÎÎÎÎÎ

+ 10/ + 5

ÎÎÎÎÎÎÎÎÎ

+ 10 to – 5 = 15 Vp–p

MC14051B, MC14052B, MC14053B

http://onsemi.com

9

PACKAGE DIMENSIONS

PDIP–16

P SUFFIX

PLASTIC DIP PACKAGE

CASE 648–08

ISSUE R

NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.

2. CONTROLLING DIMENSION: INCH.

3. DIMENSION L TO CENTER OF LEADS WHEN

FORMED PARALLEL.

4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.

5. ROUNDED CORNERS OPTIONAL.

–A–

B

FC

S

HGD

J

L

M

16 PL

SEATING

18

916

K

PLANE

–T–

M

A

M

0.25 (0.010) T

DIM MIN MAX MIN MAX

MILLIMETERSINCHES

A0.740 0.770 18.80 19.55

B0.250 0.270 6.35 6.85

C0.145 0.175 3.69 4.44

D0.015 0.021 0.39 0.53

F0.040 0.70 1.02 1.77

G0.100 BSC 2.54 BSC

H0.050 BSC 1.27 BSC

J0.008 0.015 0.21 0.38

K0.110 0.130 2.80 3.30

L0.295 0.305 7.50 7.74

M0 10 0 10

S0.020 0.040 0.51 1.01



SOIC–16

D SUFFIX

PLASTIC SOIC PACKAGE

CASE 751B–05

ISSUE J

NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.

2. CONTROLLING DIMENSION: MILLIMETER.

3. DIMENSIONS A AND B DO NOT INCLUDE

MOLD PROTRUSION.

4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)

PER SIDE.

5. DIMENSION D DOES NOT INCLUDE DAMBAR

PROTRUSION. ALLOWABLE DAMBAR

PROTRUSION SHALL BE 0.127 (0.005) TOTAL

IN EXCESS OF THE D DIMENSION AT

MAXIMUM MATERIAL CONDITION.

18

16 9

SEATING

PLANE

F

J

M

RX 45

G

8 PLP

–B–

–A–

M

0.25 (0.010) B S

–T–

D

K

C

16 PL

S

B

M

0.25 (0.010) A S

T

DIM MIN MAX MIN MAX

INCHESMILLIMETERS

A9.80 10.00 0.386 0.393

B3.80 4.00 0.150 0.157

C1.35 1.75 0.054 0.068

D0.35 0.49 0.014 0.019

F0.40 1.25 0.016 0.049

G1.27 BSC 0.050 BSC

J0.19 0.25 0.008 0.009

K0.10 0.25 0.004 0.009

M0 7 0 7

P5.80 6.20 0.229 0.244

R0.25 0.50 0.010 0.019



MC14051B, MC14052B, MC14053B

http://onsemi.com

10

PACKAGE DIMENSIONS

TSSOP–16

DT SUFFIX

PLASTIC TSSOP PACKAGE

CASE 948F–01

ISSUE O

ÇÇÇ

DIM MIN MAX MIN MAX

INCHESMILLIMETERS

A4.90 5.10 0.193 0.200

B4.30 4.50 0.169 0.177

C--- 1.20 --- 0.047

D0.05 0.15 0.002 0.006

F0.50 0.75 0.020 0.030

G0.65 BSC 0.026 BSC

H0.18 0.28 0.007 0.011

J0.09 0.20 0.004 0.008

J1 0.09 0.16 0.004 0.006

K0.19 0.30 0.007 0.012

K1 0.19 0.25 0.007 0.010

L6.40 BSC 0.252 BSC

M0 8 0 8

NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.

2. CONTROLLING DIMENSION: MILLIMETER.

3. DIMENSION A DOES NOT INCLUDE MOLD

FLASH. PROTRUSIONS OR GATE BURRS. MOLD

FLASH OR GATE BURRS SHALL NOT EXCEED 0.15

(0.006) PER SIDE.

4. DIMENSION B DOES NOT INCLUDE INTERLEAD

FLASH OR PROTRUSION. INTERLEAD FLASH OR

PROTRUSION SHALL NOT EXCEED

0.25 (0.010) PER SIDE.

5. DIMENSION K DOES NOT INCLUDE DAMBAR

PROTRUSION. ALLOWABLE DAMBAR

PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN

EXCESS OF THE K DIMENSION AT MAXIMUM

MATERIAL CONDITION.

6. TERMINAL NUMBERS ARE SHOWN FOR

REFERENCE ONLY.

7. DIMENSION A AND B ARE TO BE DETERMINED

AT DATUM PLANE -W-.

 

SECTION N–N

SEATING

PLANE

IDENT.

PIN 1

18

16 9

DETAIL E

J

J1

B

C

D

A

K

K1

H

G

ÉÉÉ

DETAIL E

F

M

L

2X L/2

–U–

S

U0.15 (0.006) T

S

U0.15 (0.006) T

S

U

M

0.10 (0.004) V S

T

0.10 (0.004)

–T–

–V–

–W–

0.25 (0.010)

16X REFK

N

MC14051B, MC14052B, MC14053B

http://onsemi.com

11

PACKAGE DIMENSIONS

HE

A1

DIM MIN MAX MIN MAX

INCHES

--- 2.05 --- 0.081

MILLIMETERS

0.05 0.20 0.002 0.008

0.35 0.50 0.014 0.020

0.18 0.27 0.007 0.011

9.90 10.50 0.390 0.413

5.10 5.45 0.201 0.215

1.27 BSC 0.050 BSC

7.40 8.20 0.291 0.323

0.50 0.85 0.020 0.033

1.10 1.50 0.043 0.059

0

0.70 0.90 0.028 0.035

--- 0.78 --- 0.031

A1

HE

Q1

LE

10 0

10 

LEQ1



NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.

2. CONTROLLING DIMENSION: MILLIMETER.

3. DIMENSIONS D AND E DO NOT INCLUDE

MOLD FLASH OR PROTRUSIONS AND ARE

MEASURED AT THE PARTING LINE. MOLD FLASH

OR PROTRUSIONS SHALL NOT EXCEED 0.15

(0.006) PER SIDE.

4. TERMINAL NUMBERS ARE SHOWN FOR

REFERENCE ONLY.

5. THE LEAD WIDTH DIMENSION (b) DOES NOT

INCLUDE DAMBAR PROTRUSION. ALLOWABLE

DAMBAR PROTRUSION SHALL BE 0.08 (0.003)

TOTAL IN EXCESS OF THE LEAD WIDTH

DIMENSION AT MAXIMUM MATERIAL CONDITION.

DAMBAR CANNOT BE LOCATED ON THE LOWER

RADIUS OR THE FOOT. MINIMUM SPACE

BETWEEN PROTRUSIONS AND ADJACENT LEAD

TO BE 0.46 ( 0.018).

M

L

DETAIL P

VIEW P

c

A

b

e

M

0.13 (0.005) 0.10 (0.004)

1

16 9

8

D

Z

E

A

b

c

D

E

e

L

M

Z

SOEIAJ–16

F SUFFIX

PLASTIC EIAJ SOIC PACKAGE

CASE 966–01

ISSUE O

MC14051B, MC14052B, MC14053B

http://onsemi.com

12

ORDERING & SHIPPING INFORMATION:

Device Package Shipping

MC14051BCP PDIP–16 2000 Units per Box

MC14051BD SOIC–16 48 Units per Rail

MC14051BDR2 SOIC–16 2500 Units / Tape & Reel

MC14051BDT TSSOP–16 96 Units per Rail

MC14051BDTEL TSSOP–16 2000 Units / Tape & Reel

MC14051BDTR2 TSSOP–16 2500 Units / Tape & Reel

MC14051BF SOEIAJ–16 See Note 7.

MC14051BFEL SOEIAJ–16 See Note 7.

MC14052BCP PDIP–16 2000 Units per Box

MC14052BD SOIC–16 48 Units per Rail

MC14052BDR2 SOIC–16 2500 Units / Tape & Reel

MC14052BDT TSSOP–16 96 Units per Rail

MC14052BDTR2 TSSOP–16 2500 Units / Tape & Reel

MC14052BF SOEIAJ–16 See Note 7.

MC14052BFEL SOEIAJ–16 See Note 7.

ORDERING & SHIPPING INFORMATION:

MC14053BCP PDIP–16 2000 Units per Box

MC14053BD SOIC–16 48 Units per Rail

MC14053BDR2 SOIC–16 2500 Units / Tape & Reel

MC14053BDT TSSOP–16 96 Units per Rail

MC14053BDTEL TSSOP–16 2000 Units / Tape & Reel

MC14053BDTR2 TSSOP–16 2500 Units / Tape & Reel

MC14053BF SOEIAJ–16 See Note 7.

MC14053BFEL SOEIAJ–16 See Note 7.

7. For ordering information on the EIAJ version of the SOIC

packages, please contact your local ON Semiconductor rep-

resentative.

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes

without further notice to any products herein. SCILLC makes no warranty , representation or guarantee regarding the suitability of its products for any particular

purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,

including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or

specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be

validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.

SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications

intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or

death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold

SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable

attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim

alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATION

CENTRAL/SOUTH AMERICA:

Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST)

Email: ONlit–spanish@hibbertco.com

ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support

Phone: 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time)

Toll Free from Hong Kong & Singapore:

001–800–4422–3781

Email: ONlit–asia@hibbertco.com

JAPAN: ON Semiconductor, Japan Customer Focus Center

4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031

Phone: 81–3–5740–2745

Email: r14525@onsemi.com

ON Semiconductor Website: http://onsemi.com

For additional information, please contact your local

Sales Representative.

MC14051B/D

NORTH AMERICA Literature Fulfillment:

Literature Distribution Center for ON Semiconductor

P.O. Box 5163, Denver, Colorado 80217 USA

Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada

Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada

Email: ONlit@hibbertco.com

Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada

N. American Technical Support: 800–282–9855 Toll Free USA/Canada

EUROPE: LDC for ON Semiconductor – European Support

German Phone: (+1) 303–308–7140 (Mon–Fri 2:30pm to 7:00pm CET)

Email: ONlit–german@hibbertco.com

French Phone: (+1) 303–308–7141 (Mon–Fri 2:00pm to 7:00pm CET)

Email: ONlit–french@hibbertco.com

English Phone: (+1) 303–308–7142 (Mon–Fri 12:00pm to 5:00pm GMT)

Email: ONlit@hibbertco.com

EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781

*Available from Germany, France, Italy, UK